writing testbench一本好书，英文版

目前最经典的IC验证相关的systemverilog书籍，没有之一

简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码

二维DCT的Verilog实现，包含算法基础，模块设计等所需知识。The application note describes a 2 dimensional DCT function implemented on a Xilinx FPGA. Behavioral code is provided for the implementation on any Xilinx device. Some of the advantageous of the module includes parametrizeability and performance guarantee. The code can be further optimized by instantiating embedded adders and multipliers when targeting Virtex2 family. After an initial latency of 92 clock cycles, one DCT value is output at every clock.

上次传错了可综合n*n图像旋转verilog代码和testbench

IC验证，sv验证平台搭建

Lattice 公司的基于FPGA的PCI接口源代码及Testbench Verilog程序代码，很详细 Lattice 公司的基于FPGA的PCI接口源代码及Testbench Verilog程序代码，很详细

DDR3的控制器（并带有Testbench），可烧录到FPGA中对内存进行读写，相关技术人员可在该代码上修改用于其他场合。

这里你没必要每次编译通过就下载代码，咱们用modelsim仿真（此外还有QuestaSim、NC verilog、Diamond的Active-HDL、VCS、Debussy/Verdi等仿真工具），如果仿真都不能通过那就不用下载了，肯定不行的。在这里先掌握简单的testbench就可以了。推荐的教材是《WRITING TESTBENCHES Functional Verification of HDL Models》。

配合本人所写FPGA教学文章使用，详见编写简单的testbench第二篇。