UART DUT 介绍、验证功能点提取、UVM 验证代码介绍、Debug 过程和联调过程、覆盖率收集等 UART（Universal Asynchronous Receiver-Transmitter）是一种异步全双工串行通信协议，将要传输的数据在串行通信与并行通信之间进行转换。作为把并行输入信号转成串行输出信号的芯片，UART 通常被集成于其他通讯接口的连结上，其工作原理是将数据的二进制位一位一位地进行传输。 DUT（Device Under Test）功能理解：DUT design Spec 如左图所示，DUT 有两种执行方式，一种是对外围设备接收的数据进行串行到并行的转换（RX 方向）；另一种是对传输到外围的数据进行并行到串行的转换（TX 方向）。 DUT 模块理解： 1. APB interface：实现接口信号的解码，用于访问状态，配置寄存器，接收，发送数据到 FIFO。 2. transmit FIFO：8 位宽，16 位深，用于存储从 APB interface 中写入的数据，直到数据被传输逻辑读走，该 FIFO 可以被 disable，使其成为单字节寄存器。 3. receive FIFO：12 位宽，16 位深，用于存储上行端接收的数据以及错误位信息，直到数据被 APB 接口读走，该 FIFO 可以被 disable，使其成为单字节寄存器。 4. transmitter：将传输 FIFO 中的数据实现并行到串行的转换。 5. receiver：将对外围设备数据进行串行到并向的转换，同时还会执行溢出，奇偶校验，frame 错误检测和中断检测，并将其写入到 receive FIFO。 6. 波特率发生器：包含自由运行的计数器，产生内部 x16 时钟和 Baud16 信号。Baud16 是 UART 发射和接收控制提供定时信息。 7. interrupt generation：该控制器在每个外围设备的基础上实现另一级别的屏蔽，这样，全局的中断服务例程可以从系统中断服务器中读取。 UARTLCR_H 寄存器内部宽 29 位，但外部通过 AMBA APB 总线通过三次写入寄存器位置 UARTLCR_H、UARTIBRD 和 UARTFBRD 进行访问。UARTLCR_H 定义了传输参数、字长、缓冲区模式、传输停止位数、奇偶校验模式和中断生成。 波特率配置：波特率除数是由 16 位整数和 6 位小数部分组成的 22 位数字。波特率生成器使用该值来确定位周期。波特率除数 = UARTCLK /（16xBaud Rate）= BRDI + BRDF，其中 BRDI 是整数部分，BRDF 是小数点分隔的小数部分小数 m = integer（BRDF*2^n + 0.5）生成内部时钟启用信号 Baud16，它是一个 UARTCLK 宽脉冲流，平均频率为所需波特率的 16 倍。然后将该信号除以 16，得到传输时钟。 数据传输和接收：对于传输，数据被写入传输 FIFO。如果 UART 已启用，则会导致数据帧开始使用 UARTLCR_H 中指定的参数进行传输。数据继续传输，直到传输 FIFO 中没有数据为止。一旦数据写入传输 FIFO（即 FIFO 非空），BUSY 信号就会变高，并在传输数据时保持高电平。只有当传输 FIFO 为空，并且最后一个字符（包括停止位）已从移位寄存器传输时，BUSY 才被否定。即使 UART 可能不再启用，也可以将 BUSY 断言为 HIGH。 当接收器空闲为 idle 时（UARTRXD 连续 1，处于标记状态）且在数据输入上检测到低电平（已接收到起始位）时，接收计数器（时钟由 Baud16 启用）开始运行，并在正常 UART 模式下在该计数器的第八个周期对数据进行采样。如果 UARTRXD 在 Baud16 的第八个周期上仍然处于低位，则起始位有效，否则会检测到错误的起始位并将其忽略。如果起始位有效，则根据数据字符的编程长度，在 Baud16 的每 16 个周期（即一个位周期之后）对连续数据位进行采样。如果启用了奇偶校验模式，则检查奇偶校验位。如果 UARTRXD 高，则确认有效的停止位，否则会发生帧错误。 UART 读写时序： * UART 读写时序图 * UART 数据帧格式 起始位：发送 1 位逻辑 0（低电平），开始传输数据。 数据位：可以是 5~8 位的数据，先发低位，再发高位，一般常见的就是 8 位（1 个字节），其他的如 7 位的 ASCII 码。 校验位：奇偶校验，将数据位加上校验位，1 的位数为偶数（偶校验），1 的位数为奇数（奇校验）。 停止位：停止位是数据传输结束的标志，可以是 1/2 位的逻辑 1（高电平）。 空闲位：空闲时数据线为高电平状态，代表无数据。 UVM 验证代码介绍： * UVM 验证环境搭建 * UVM 验证用例编写 * UVM 验证结果分析 Debug 过程和联调过程： * Debug 工具选择 * Debug 过程 * 联调过程 覆盖率收集： * 代码覆盖率收集 * 数据覆盖率收集 * FSM 覆盖率收集 通过对 UART DUT 的介绍、验证功能点提取、UVM 验证代码介绍、Debug 过程和联调过程、覆盖率收集等，我们可以更好地了解 UART 模块的工作原理和验证方法，并提高我们对 UART 模块的设计和验证能力。

非常好用的环境自动搭建工具，介绍的细致，很容易上手，可以通过图形界面设定参数或者excel表格设定。

UVM项目实战.pdf

学习UVM中文文档，很好理解。主要从整体架构上理解，并有详细的说明

具有APB-BFM的DAC和ADC模型的UVM验证 这是一个小组项目。 具有APB BFM（总线功能模型）的UVM验证，已连接到两个只读DAC和两个只读ADC从器件。 该序列生成地址，并允许驱动程序告诉BFM选择哪个从站。 随后，四个监视器和记分板记录每个从站的测试结果。 top.sv顶部模块，包括测试，序列项，定序器和驱动程序 seq.svh序列 bfm_env.svh总线功能模型作为环境 intf.svh dac介面 adc_intf.svh adc接口 dac.sv给定的dac adc.sv给定的adc monitor1.svh DAC1监视器 monitor2_dac.svh DAC2监视器 monitor1_adc.svh ADC1监视器 monitor2_adc.svh ADC2监视器 记分板1.svh DAC1记分板 scoreboard2_dac.svh DAC2记分

前言第1章 与UVM的第一次接触1.1 UVM是什么1.1.1 验证在现代IC流程中的位置1.1.2 验证的语言1.1.3 何谓方法学1.1.4 为什么是UVM

UVM RAL Adapter        With the UVM Register model, we do design register access, i.e WRITE to the design register or READ from the design register by calling RAL methods. Finally, these transactions have to be placed to design bus, this will be done by RAL component Adapter.        The RAL adapter

UVM Book Examples A Practical Guide to Adopting the Universal Verification Methodology UVM Second Edition A guide book for UVM

uvm debug userguide. uvm debug userguide

UVM通用验证方法学最新2017版，学习FPGA IC验证的必须资料