二维DCT的Verilog代码，附testbench

DCT Verilog

二维DCT的Verilog实现，包含算法基础，模块设计等所需知识。The application note describes a 2 dimensional DCT function implemented on a Xilinx FPGA. Behavioral code is provided for the implementation on any Xilinx device. Some of the advantageous of the module includes parametrizeability and performance guarantee. The code can be further optimized by instantiating embedded adders and multipliers when targeting Virtex2 family. After an initial latency of 92 clock cycles, one DCT value is output at every clock.

文件下载

资源详情

[{"title":"（ 6 个子文件 64KB ）二维DCT的Verilog代码，附testbench","children":[{"title":"dct.vhd 37.79KB ","children":null,"spread":false},{"title":"dct.v 32.83KB ","children":null,"spread":false},{"title":"readme.txt 748B ","children":null,"spread":false},{"title":"dct.doc 143.50KB ","children":null,"spread":false},{"title":"test_dct.v 4.86KB ","children":null,"spread":false},{"title":"dct-idct.v 537B ","children":null,"spread":false}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

二维DCT的Verilog代码，附testbench

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载