（1）4个按键分别设置4位数码管上的显示数字，当按键设置的数字与设置的4位密码一致时，蜂鸣器响，表示锁打开；
（2）具备通过按键手动修改数字密码的功能；
（3）具备按键消抖电路功能；
（4）一定时间内无操作数字显示回到初始状态，数码管显示倒计时。
2023-02-23 19:56:06
6.74MB
1
基于FPGA的BCH(127,113,14)编码器的设计，陈杰男，张可阳，本文利用FPGA器件，对BCH(127,113,14)的编码器进行了设计。其中在设计过程中采用了基于模块化的可重用性设计；在测试时，采用了基于可��
2023-02-23 18:54:46
478KB
1
多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运算的FPGA实现方法很有必要。
2023-02-23 18:06:09
183KB
1
原理图包含200W到2KW的PCB设计，包含控制芯片方案，采样电路，编码器信号处理电路等等，参考学习性极强。源代码包含DSP和FPGA的编写，采用工业级范例编写，可学习和参考性极强。
2023-02-23 14:53:10
44.89MB
1
1. 了解现代电子设计EDA技术，掌握数字电路、VHDL语言、QUARTUS II软件等相关知识，能够应用EDA软件进行任意信号发生器的设计与仿真。
2. 任意信号发生器功能：能够产生一定频率范围和一定幅度的正弦波、三角波、方波等常用信号，并可以根据要求产生满足特定要求的信号。
3. 应用QUARTUS II软件进行任意信号发生器的设计与仿真。
2023-02-23 09:52:11
10.96MB
ST S25FL040 Sefial Flash Verilog Model
2023-02-23 08:48:55
8KB
基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。
2023-02-23 08:21:38
321KB
1