Verilog AXI组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 AXI4和AXI4精简总线组件的集合。 大多数组件的接口宽度均可完全参数化。 包括利用完整cocotb测试平台。 文献资料 axi_adapter模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 包装axi_adapter_rd和axi_adapter_wr。 axi_adapter_rd模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 axi_adapter_wr模块 具有可设置参数的数据和地址接口宽度的AXI宽度适配器模块。 支持INCR突发类型和窄突发。 axi_axil_adapter模块 具有可设置参数的数据和地址接口宽度的AXI至AXI lite转换器和宽度适配器模块。 支持IN

（1） 按网口探测 （2） 按 IP探测  绑定 IP/MAC地址对。其中，绑定方式有两种： （1） 探测 IP/MAC地址对后选择并绑定 （2） 手工输入 IP 与 MAC对。 探测 IP/MAC地址对 图 8-19 IP/MAC 地址探测 表 8-14 IP/MAC 地址探测项说明 域名 说明 按网口探测 IP/MAC 地址探测方式。 fe1 等网口 当前已激活的网口列表 管理员根据需求指定要做 IP/MAC 探测的网口，可以多选 按 IP 探测 IP/MAC 地址探测方式 输入框 输入 IP 地址或网段 探测 点击后，对指定网口进行 IP/MAC 地址对的探测 探测完成时，指定网口前的选择中符号消失，管理员可以点击“探测到的 IP/MAC 对”进行查看。 探测到的 IP/MAC 对 点击后，显示当前探测到的 IP，MAC 和网口的列表。

数字信号处理器的FPGA实现.pdf

之前语音采集模块用到的8通道AD转换芯片，已实现语音数据采集功能。设计采用了AD7608的并行数据传输，并在busy高时取数AD转换数据以达到最大转换速率，亲测过采样为0时最大转换速率超过200kbps。

本文提出的FFT实现算法是基于FPGA之上的，算法完成对一个序列的FFT计算，完全由脉冲触发，外部只输入一脉冲头和输入数据，便可以得到该脉冲头作为起始标志的N点FFT输出结果。

RS编译码的FPGA实现研究_叶清贵，这是一篇期刊文献，但是对于编译码RS的实现有着重要的作用。适合基础小白从头开始学起。亲测有用。推荐

0 引  言 　　自适应滤波器一直是信号处理领域的研究热点之一，经过多年的发展，已经被广泛应用于数字通信、回声消除、图像处理等领域。自适应滤波算法的研究始于20世纪50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于结构简单，计算量小，易于实时处理，因此在噪声抵消，谱线增强，系统识别等方面得到了广泛的应用。为了克服定步长LMS算法中收敛速度、收敛精度及跟踪速度等对步长大小选取相互矛盾的缺点，人们提出了许多变步长LMS算法，但是，当输入信号具有强相关性时，例如语音信号，LMS算法及NLMS算法的收敛速度将急剧下降。因此，本文对进入自适应滤波器的输入信号首先进行解相关预

介绍了采用FPGA进行信号处理的一般方法，这是大势所趋啊

内容：二阶数字锁相环的FPGA实现工程文件 仿真平台：Vivado 2018.3 各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器 主要使用IP核：Multiplier，FIR Compiler，dds_compiler 注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory); 改成自己电脑对应文本文件的目录

基于FPGA的FFT计算架构主要分为四种类型：顺序架构、并行架构、流水架构和阵列架构。流水结构是利用时间并行的计算方法，将重复的计算过程分解为多级进行计算，各级之间以流水的方式在时间上并行计算。 MDF架构是SDF架构的并行版本。最初的MDF架构由多个SDF架构通过变换电路连接而成。一般来说，MDF由多个相互连接的SDF路径组成，每个路径负责管理一个并行输入流。这种设计有助于有效利用寄存器的继承，节省了内存资源。 四路并行基2-DIF MDF FFT的具体架构如图 7所示，可以看到四路并行MDF FFT架构是SDF FFT的并行版本，从单个通道变为了4个通道。在前8个阶段，每个通道都相当于单个SDF在运行，每个通道的数据互不影响，在最后两阶段一起处理四路数据，输出最终结果。