基于FPGA的嵌入式CPU开发，verilog编写，完全仿真可用

瑞萨科技（Renesas Technology）和日立（Hitachi）公司近日宣布开发32 bit 精简指令集（RISC）CPU内核SH-2A，以用于汽车、工业和民用的控制设备。 SH-2A向上兼容SuperH? RISC微处理器SH-2的CPU内核，它主要提高了性能和编码效率。SH-2A适于实时应用并且特别适合单片微控制器及汽车引擎控制系统和民用、工业产品例如打印机和AC伺服系统的片内系统（SoC）。 SH-2A技术特点如下： (1) 采用超标量体系结构和Harvard架构 超标量体系结构允许同步处理2条指令，Harvard架构使用分开的数据和指令总线 (2) 360

官网下载程序Setup_EmbeddedStudio_RISCV_v510b_win_x64.exe

wujian100_open-master乌镇互联网大会期间，阿里平头哥宣布开源旗下MCU平台无剑100 Open，让芯片设计公司、IP供应商、高校、科研院所可以更简单地开发面向下一代的AIoT产品

物联网产业链专题报告-RISC-V大有可为.docx

清华大学电子系微机原理课程设计题目。4人合作完成。\n包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。\nQuartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。\n采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。

Bluespec，Inc.的开源RISC-V CPU。 这是Bluespec，Inc.创建的一系列免费，开源RISC-V CPU之一。 ：3级有序流水线 Piccolo适用于低端应用程序（嵌入式系统，IoT，微控制器等）。 ：5级有序流水线 Flute适用于需要64位操作，MMU（虚拟内存）和比Piccolo级处理器更高性能的中低端应用程序。 ：使用MIT的RISCY-OOO内核的超标量，深度，乱序管道。 这三个存储库结构几乎相同，并且构建和运行的方式相同。 此自述文件是相同的-请在下面的替换“ Piccolo”，“ Flute”或“ Toooba”。 关于源代码（在BSV和Verilog中） 对该存储库中的BSV源代码（从中生成该存储库中可综合的Verilog RTL）进行了高度参数化，以允许生成许多可能的配置，其中某些配置足以启动Linux内核。 此存储库中

包含三份资料：RISC-V特权架构规范 & RISC-V非特权架构规范 & 中文手册

riscv调试 关于这个项目 RISC-V调试规范的实现（版本1.3） 目标平台 DE10-Lite上的 本项目中使用的调试传输是英特尔FPGA虚拟JTAG riscv-openocd目录包含VJTAG支持

学习risc-v和axi总线的可下载