一个简单的8位处理器完整设计过程及verilog代码,适合初 学ic设计的人用,并含有我个人写的指令执行过程,仅供参 考,包含仿真脚本。
2021-07-13 14:50:28 9.99MB Verilog testbench RISC cpu
1