计算机组成与设计++硬件软件接口+risc-v+中文-1.pdf

sivionfive开始板源代码的编译，下载，分析，包括 1. 所有代码的编译环境搭建和编译 2. openSBI程序源代码分析及注解 3. 内核，uboot程序的下载更换。

RARS-RISC-V汇编程序和运行时模拟器 RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。 特征 RISC-V IMFDN基础（riscv32和riscv64） 多个匹配MARS或SPIKE行为的系统调用。 支持使用断点和/或ebreak进行调试 从伪指令到机器码的中间步骤并排比较 使用打开的文件或目录的多文件程序集 文献资料 可在上找到有关受支持的，，等的文档。 可以通过帮助菜单访问下载内容中包含的文档。 下载 RARS作为可执行jar分发。 您至少需要Java 8才能运行它。 可以在找到最新的稳定版本，可以在找到具有最新发展的，并且包含以前所有带有发行说明的稳定发行版。 或者，如果您希望制作自己的jar和/或修改代码，则应使用git clone https://gith

Modern Computer Architecture and Organization - Learn x86, ARM, and RISC-V architectures and the design of smartphones, PCs, and cloud servers.

内核和存储  高性能 32 位 RISC 内核，最高频率 240MHz， 支持 DSP 指令，集成 FPU 浮点运算单元  FFT 加速器：最大支持 1024 点复数 FFT / IFFT 运算，或者 2048 点的实数 FFT / IFFT 运算  集成 224KB SRAM（含 TCM），以及 32KB I-Cache， 32KB D-Cache  支持外接 SPI FLASH，存储代码和数据  内置 EFUSE 配置存储器  2 线 SDP（Serial Debug Port）调试口，具备断 点调试和代码追踪能力  40 个中断向量  4 层中断优先级 音频 3 路 Audio-ADC，采样率支持：8KHz / 11.0125KHz / 12KHz / 16KHz / 22.025KHz / 24KHz / 32KHz / 44.1KHz / 48KHz  支持 1 路模拟麦克风，带 AGC（自动增益控 制）功能  支持 1 路双声道模拟 LINE-IN 输入  3 路 Audio-DAC，采样率支持：8KHz / 11.0125KHz / 12KHz /

内核和存储  高性能 32 位 RISC 内核，最高频率 240MHz， 支持 DSP 指令，集成 FPU 支持浮点运算  FFT 加速器：最大支持 1024 点复数 FFT/IFFT 运算，或者是 2048 点的实数 FFT/IFFT 运算  集成 224KB SRAM（含 4KB TCM）， 32KB （I-Cache）， 32KB（D-Cache）  内置 16Mbit SPI FLASH，存储代码及数据  内置 EFUSE 配置存储器  2 线 SDP（Serial Debug Port）调试口，具备断 点调试和代码追踪能力  40 个中断向量  4 层中断优先级 音频 4 路 Audio-ADC， SNR ≥ 94dB  ADC 采样率支持 8KHz / 11.025KHz / 12KHz / 16KHz / 22.05KHz / 24KHz / 32KHz / 44.1KHz / 48KHz  最大支持 4 路数字麦克风或 2 路模拟麦克风， 模拟麦克风带 AGC（自动增益控制）功能  ADC LINE-IN 支持单端输入或差分输入  3 路 DA

verilog单周期处理器（目前无流水线）（risc-v）

RISC CPU片上cache的设计，陈夏文，蔡敏，本文主要介绍了一款RISC结构CPU的片上Cache（高速缓冲存储器）的设计，从系统级、电路级到版图级详细地介绍了主要的设计方法、cache的�

数据通路、指令周期流程图、RISC指令系...

RISC-V开源平台Pulpino验证相关的讲解文章