嵌入式系统/ARM技术中的瑞萨和日立嵌入式32位RISC内核 SH-2A

上传者: 38744962 | 上传时间: 2022-03-20 19:22:31 | 文件大小: 49KB | 文件类型: -
瑞萨科技(Renesas Technology)和日立(Hitachi)公司近日宣布开发32 bit 精简指令集(RISC)CPU内核SH-2A,以用于汽车、工业和民用的控制设备。 SH-2A向上兼容SuperH? RISC微处理器SH-2的CPU内核,它主要提高了性能和编码效率。SH-2A适于实时应用并且特别适合单片微控制器及汽车引擎控制系统和民用、工业产品例如打印机和AC伺服系统的片内系统(SoC)。 SH-2A技术特点如下: (1) 采用超标量体系结构和Harvard架构 超标量体系结构允许同步处理2条指令,Harvard架构使用分开的数据和指令总线 (2) 360

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明