按照题目要求设计一个通用寄存器组的逻辑，决定外部的端口（名称、有效电平）和内部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真。
1．16位寄存器
功能要求：同步并行置数，异步复位（清零），三态输出，片选信号，读/写控制。
2．地址译码器
功能要求：3-8译码器。
2022-01-03 15:31:39
419KB
1
实验9－七段数码显示管译码器设计
要求:
书P102程序,改为共阳显示
弄清显示原理,会设置
编译通过
上板验证:
输入引脚为:ASW3--SW0
输出引脚:HEX0
编译\设置引脚\再编译\下载
2021-12-27 21:57:28
186KB
1
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制的BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达式都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL或CPLD中实现。本项实验最容易实现这一目的。
2021-12-27 21:33:16
764KB
1