全书共分4部分。第一部分共8章，即Verilog数字设计基础篇，可作为本科生的入门教材。第二部分共10章，即设计和验证篇，可作为本科高年级学生或研究生学习数字系统设计的参考书。第三部分为实践篇，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog 硬件描述语言参考手册；IEEE Verilog13642001标准简介，以反映Verilog语法的最新变化，可供读者学习、查询之用。 本书的教学方式以每2学时讲授一章为宜，每次课后需要花10 h复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习Verilog HDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员在半年内掌握Verilog HDL设计技术。 本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考

Verilog HDL入门（第三版）【夏宇闻】.

按照书上的程序一个个字敲的，并改正了错误的地方

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。资源包括夏宇闻老师三部Verilog经典著作，可满足不同阶段Verilog学习需求。

数字系统设计教程 （夏宇闻 ） 源代码 源代码

与夏宇闻 Verilog数字系统设计教程教材配套使用，主要着重实践篇，共提供12个上机练习和实验范例，让初学者能够跟着示例学习，快速入门与成长。

本压缩包主要是夏宇闻编写的Verilog数字系统设计，这是 第3版的课程资源的pdf版本，内容涵盖492页，带书签，字迹清晰，适合初学FPGA的人学习观看.

夏宇闻_RISC_CPU的modelsim实现，源代码经验证成功。

已经完成调试，在Quartus13.1上综合和仿真无误，波形正确。改了点复位和时钟gen的时钟触发沿。

Verilog数字系统设计教程(第二版) 夏宇闻.pdf