Verilog数字系统设计教程第17章RISC-CPU代码

夏宇闻Verilog数字系统设计教程（第二版）.pdf 学习Verilog硬件描述语言的经典教材

北京航空航天大学 夏宇闻教授的经典教材！

CPLD/FPGA是目前应用最为广泛的两种可编程专用集成电路（ASIC）， 特别适合于产品的样品开发与小批量生产。本书从现代电子系统设计的角度出发，以全球著名的可编程逻辑器件供应商Xilinx 公司的产品为背景，系统全面地介绍该公司的CPLD/FPGA 产品的结构原理、性能特点、设计方法以及相应的EDA工具软件，重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。   本书内容新颖、技术先进、由浅入深，既有关于大规模可编程逻辑器件的系统论述，又有丰富的设计应用实例。对于从事各类电子系统（通信、雷达、程控交换、计算机等）设计的科研人员和应用设计工程师，这是一本具有实用价值的新技术应用参考书。本书也可作为高等院校电子类高年级本科生或研究生的教材或教学参考书。   随着电子技术的不断发展与进步，电子系统的设计方法发生了很大的变化，传统的设计方法正逐步退出历史舞台，而基于EDA技术的芯片设计正在成为电子系统设计的主流。大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路（ASIC），电子设计工程师利用它可以在办公室或实验室里设计出所需的专用集成电路，从而大大缩短了产品上市时间，降低了开发成本。此外，可编程逻辑器件还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件-样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性。   由于具备上述两方面特点，CPLD和FPGA受到了世界范围内广大电子设计工程师的普遍欢迎，应用日益广泛。与此同时，可编程ASIC本身也在近几年得到了迅速的发展，其集成度、工作速度不断提高。目前已有单片可用门数超过300万门。工作频率可达200 MHz以上的可编程ASIC芯片问世。由于结构和工艺的改进，可编程ASIC芯片上包含的资源越来越丰富，可实现的功能越来越强，它们已成为当今实现电子系统集成化的重要手段。   Xilinx公司是全球著名的可编程逻辑器件供应商，也是FPGA器件的发明者，它在多年用户需求的基础上开发了多种性能优越的系列产品，其售后服务周全，用户涉及面广，是开发和研制产品的最佳选择之一”。 本书以Xilinx公司的产品为背景，系统介绍该公司的CPLD和FPGA典型产品的结构原理、性能特点、设计方法以及相应的EDA工具软件，详细介绍Foundation Series 开发软件的特点、安装和使用方法，重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。除此以外，还对JTAG边界扫描测试电路以及硬件描述语言VHDL的基本概念作了简要的介绍。本书在选材上注重内容新颖、技术先进，并在书中给出了经实践验证的大量设计实例，希望能对读者迅速掌握大规模可编程逻辑器件设计与应用有所帮助。同时，为保证书中实例不受具体器件限制，本书所有实例均采用VHDL语言或Verilog HDL语言编写，可以方便地移植到其他公司（如Altera、LarTIce、 Actel 等）的CPLD/FPGA器件中。

Verilog数字系统设计教程(第2版)

夏宇闻verilog权威讲解，绝对够经典。

北京航空航天大学出版社出版的Verilog 数字系统设计（第二版）的课后题答案 重点 练习 课件

宇闻著Verilog数字系统设计教程pdf版。是数字系统设计的一本教程。

3.7 多目标识别 若场景中存在多个目标，则可以通过多目标识别和定位进一步提高精度。另 外，在跟踪过程中，若因为遮挡、光照等因素，某个目标跟踪失败后，还可以通 过其它场景中的目标继续实现定位，因此多目标识别可以提高算法鲁棒性。 Harris-SIFT 特征匹配 目标1目标 0 目标N 仿射检验 仿射检验 仿射检验 目标 0 目标 4 ⋯ 目标 N 成 功 失 败 成 功 目标数据库 终止 图 3-12 多目标识别示意图 Figure 3-12 Framework of multiple-object recognition 如图 3-12所示，和单目标识别一样，多目标识别也分为特征匹配、仿射检验、 模式识别三步，不同的是，需要对匹配特征点集合按目标分类，再依次对各个类 别进行仿射检验，以判断当前场景中是否存在某个目标，算法概括如下： 离线：使用 Harris-SIFT建立目标数据库 在线： 1. 从当前场景图像提取 Harris-SIFT特征点 2. 快速搜索近似最近邻居，得到匹配特征点集合 3. 将匹配特征点按目标类别分类

本书系统介绍了数字系统设计相关的知识，主要内容包括：EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台，以Verilog-1995和Verilog-2001为语言标准，以可综合的设计为重点，以大量经过验证的数字设计实例为依据，系统阐述了数字系统设计的方法与技术，对设计优化做了探讨。