夏宇闻老师 Verilog HDL入门+数字设计与综合+数字系统设计教程

夏宇闻 Verilog HDL 数字设计

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。资源包括夏宇闻老师三部Verilog经典著作，可满足不同阶段Verilog学习需求。

文件下载

资源详情

[{"title":"（ 3 个子文件 56.19MB ）夏宇闻老师 Verilog HDL入门+数字设计与综合+数字系统设计教程","children":[{"title":"夏宇闻老师经典著作","children":[{"title":"Verilog数字系统设计教程(第2版).pdf 43.99MB ","children":null,"spread":false},{"title":"Verilog HDL入门（第三版）【夏宇闻】.pdf 2.96MB ","children":null,"spread":false},{"title":"Verilog HDL数字设计与综合夏宇闻译（第二版）.pdf 12.12MB ","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

m0_37758609 :

很一般,,,,,,,,,,,,
2018-03-13
haigetianlong :

非常好的，资源，夏老师的三本书很全，非常好！
2018-03-11

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

夏宇闻老师 Verilog HDL入门+数字设计与综合+数字系统设计教程

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载