利用verilog实现贪吃蛇游戏的程序代码,基于Quartus-Ⅱ平台实现VGA显示。
2019-12-21 18:50:40 8.33MB Verilog 贪吃蛇
1
单周期CPU,实现了lw,sw,add,sub,slt,jmp指令
2019-12-21 18:49:43 1.72MB 单周期 Verilog 计组 体系
1
对一幅图像实现了基于FPGA的中值滤波,采用Verilog编程实现,并且进行了matlab的仿真验证,二者结果相同 。
2014-05-21 00:00:00 9.16MB Verilog matlab 中值滤波
1