计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

使用 Logisim 来创建一个16-位单时钟周期 CPU。 制作一个寄存器组(也称寄存器文件)模块(组件)。 制作一个 ALU,该 ALU 暂时可以仅实现 ADD,SUB,AND,OR 四种运算 制作一个下一条指令的逻辑,即 PC(程序计数寄存器)的逻辑 CPU 包括以下器件: 1)寄存器文件 2)PC 寄存器及每时钟周期 PC+1 的逻辑(需要认真阅读一下后面的说明) 3)ALU 4)指令内存(为了简单，建议你使用系统提供的 ROM，而不是 RAM)

(2)根据 ADD 的操作确定所需器件，PC 寄存器、指令存储器（instruction (3)根据指令所需用到的操作及部件的输入输出关系，可以得到如下数据通路

使用的是mips 指令实现的简单排序，使用mars打开，可以运行。

压缩包里有 1，四位快速运算器 2，八位快速运算器 3，十六位快速运算器 4，三十二位快速运算器 5，MIPS运算器设计 6，MIPS寄存器设计 7，原码一位乘法器

USB over Network 6.0.21最新版全版本客户端（Windows、Linux、ARM、MIPS），官网只提供服务端下载（server），不提供Linux版本的客户端下载（client）。ftvusbnet是USB_over_Network系列工具在linux下的client端。

mysql5.7.31 mips64架构安装包，适用于国产操作系统在龙芯3a3000、3a4000上安装使用

本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。 第1关：单周期MIPS CPU设计.txt 第2关：微程序地址转移逻辑设计.txt 第3关：MIPS微程序CPU设计.txt 第4关：硬布线控制器状态机设计.txt 第5关：多周期MIPS硬布线控制器CPU设计（排序程序）.txt 存储器第七关.txt HUST1.txt 以下内容因还在构建中，还请谅解…… 第6关：单周期CPU单级中断机制设计(构建中) 第7关：单周期CPU多级中断机制设计---硬件堆栈(构建中) 第8关：单周期CPU多级中断机制设计---内存堆栈(构建中)

用该汇编器执行Mips指令，同时带有反汇编功能，将机器指令转换回mips指令