基于CPLD等精度测频法的数字频率计设计，李剑勇，，本文利用 ALTERA 公司生产的CPLD可编程器件 EP1K50QC208-3，基于等精度测频法原理设计实现数字频率计。 硬件主要有主板及显示两大模块，软

STM32F407定时器应用---等精度测频法 STM32F407定时器1对被测信号计数 STM32F407定时器2对标准信号计数

使用三种测频方法测量0.1~·1GHz的信号，并且可以自动切换量程。 使用FPGA开发数字频率计，使用了直接测频法，测周期法，等精度测量法三种测频方法对输入信号频率进行测量。同时具有输入信号的量程估计模块，可以对输入信号的频率范围进行估计并自动切换测频方法与对应的硬件电路。本程序搭配合适的外围硬件模块可以测量0.1~1GHZ的信号频率。若不使用外围电路分频，本程序可以在FPGA时钟为100MHZ的情况下测量40MHz以内的频率。测量误差小于0.0001. 本程序包括有三个测频程序，量程估计程序，lcd显示程序。已经使用ISE仿真调试成功。

FPGA等精度测频法 ISE下verilog实现