verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。
2019-12-21 20:19:45 975KB FPGA FIFO UART
1
数字设计与Verilog实现 第5版[(美)马诺,(美)奇莱蒂著]_高清 带索引书签目录_电子工业出版社_P370_2015.01_13693982_中文版
2019-12-21 20:19:11 117.87MB 数字设计 Verilog 实现 高清
1
Verilog实现MIPS31条指令 单周期CPU
2019-12-21 20:17:17 2.55MB Verilog MIPS 31
1
基于Xilinx vivado工具开发。运行平台:Digilent Basys3开发板,运行tcl文件即可完成工程的综合、布线、bit生成。
2019-12-21 20:15:56 1.48MB FPGA Verilog 示波器
1
FPGA等精度测频法 ISE下verilog实现
2019-12-21 20:13:39 1.47MB FPGA 等精度测频法
1
verilog实现16位cpu,8位存储器,能进行加减乘除和逻辑运算,支持栈,支持函数调用,跳转功能等
2019-12-21 20:13:05 479KB verilog cpu
1
一个简单双核CPU的verilog实现(加中断、异常处理已通过实验箱验证)可以实现双核交替访存,提高访问存储器效率,同时可以通过内存数据区实现双核数据的共享。
2019-12-21 20:10:43 30KB 双核 verilog CPU 实验箱
1
FFT算法在FPGA上的verilog实现 详解 Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL
2019-12-21 20:09:39 727KB FFT verilog
1
verilog实现60进制计数器源代码及测试代码
2019-12-21 20:08:11 1KB verilog 计数器
1
基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用基于cordic算法的NCO,包含matlab代码以及verilog代码与相关原理,亲测可用
2019-12-21 20:06:46 1.73MB verilog matlab cordic NCO
1