利用matlab对IIR滤波器参数进行仿真，采用级联架构实现FPGA的通用化设计；同时对IIR系统输入输出位宽变化进行说明，以利于FPGA定点化设计。

将 Xilinx BMG IP 核配置成一个真双端口的 RAM 并对其进行读写操作。 在PS端通过串口输入数据给BRAM，写操作完成后再把数据读回，在串口打印出来。在PL端把RAM中的数据读出，将其输送给其他模块进行功能选择配置。

基于FPGA的高精度积分器系统设计.pdf

大二计算机组成原理作业，文件内包含了单周期CPU项目所有模块（包括顶层模块）源代码，纯手写。其中还有用来测试部分模块的仿真代码。

国产FPGA公司安路科技FPGA开发工具中自带有SDIO ip核，该资源对该IP核的功能进行了测试，并可以利用TD软件自带的在线调试工具进行验证。资源中附带了安路sdio ip核的介绍，方便大家查看，该源码使用的是TD5.6版本，直接可以上板使用。开发板来自米联客，博主为了测试安路科技的sdio ip核性能，因此购买了米联客的开发板，并对该ip核进行了测试，能够进行SDIO模式下的SD卡读写。

这个大家可能会用到，这个代码是关于控制rs232串口输入vga显示，对一些刚入门的verilog新手挺有帮助。简单暴力

可在MaxPlus Ⅱ或Quartus Ⅱ等软件平台上进行仿真模拟，本人上一篇文章有仿真图像，可进行参考。 主要基于FPGA进行自动售货机控制系统的设计与实现。系统采用硬件语言VHDL进行描述和设计，在开发软件MaxPlus Ⅱ中进行仿真与模拟。 本系统中包括六个主要模块，分别为选择商品模块、投币模块、计时模块、出货模块、找零模块、显示模块，用VHDL语言描述各个子模块，并实现各子模块和总体系统的互相调用。将程序在MaxPlus Ⅱ软件平台上进行编译仿真，通过分析仿真结果，自动售货机系统具有商品选择、投币处理、比价、出货找零、计时、异常退币等主要功能，符合设计要求。

要实现FPGA和PC之间的USB通信，需要在它们之间加入一个USB的控制器，在AX516/AX545开发板中采用了Cypress公司EZ-USB FX2LP系列的CY7C68013A。

使用verilog HDL语言在FPGA上实现了无刷直流电机的模糊PID控制算法，完整详细的代码包含在内

该资源利用Verlog实现了简单CPU，并可烧录进小脚丫进行验证，资源包内附有演示视频，大家可以观看整个演示过程，也可根据视频烧录进自己的小脚丫进行验证。另外详细设计请参考本人的博客【FPGA】设计一个简单CPU—Verlog实现。希望可以帮助到大家。