1. 八位二进制加数与被加数输入 2. 三位数码管显示 3. 三位十进制加数与被加数的输入
1
基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1 Quartus II软件综述 1.2 设计输入 1.3 约束输入 1.4 综合 1.5 布局布线 1.6 仿真 1.7 编程与配置 第2章 Altera Quartus II的使用 2.1 原理图和图表模块编辑 2.2 文本编辑 2.3 混合编辑(自底向上) 2.4 混合编辑(自顶向下) 第3章 门电路设计范例 3.1 与非门电路 3.2 或非门电路 3.3 异或门电路 3.4 三态门电路 3.5 单向总线缓冲器 3.6 双向总线缓冲器 第4章 组合逻辑电路设计范例 4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 数据分配器 4.5 数值比较器 4.6 加法器 4.7 减法器 第5章 触发器设计范例 第6章 时序逻辑电路设计范例 第7章 存储器设计范例 第8章 数字系统设计范例 第9章 可参数化宏模块及IP核的使用 第10章 DSP Builder设计范例 第11章 基于FPGA的射频热疗系统的设计 第12章 基于FPGA的直流电动机伺服系统的设计 附录A 可编程数字开发系统简介 参考文献
2019-12-21 20:05:48 12.76MB Quartus FPGA 设计实例
1
《verilog数字系统设计课程》(第二版)思考题答案
2019-12-21 20:00:20 632KB Verilog
1
verilog 数字系统设计 -RTL综合 测试平台与验证 的 随书光盘源程序
2019-12-21 19:56:00 7.82MB Verilog 数字电路 RTL
1
Verilog数字系统设计教程,夏宇闻,附案例链接。 非常值得看的verilog教程,国内教科书经典之作。实验室基本上人手一本,适合本科生以及研究生。附上课程代码,以及各种案例教程。
2019-12-21 19:38:52 42.16MB verilog 案例 教程 夏宇闻
1
夏雨闻老师所编著的《Verilog数字系统设计教程》是一本很好的Verilog学习教程,不少大学都选择这本书作为教材。本文件是这本书中所含的源代码程序,有需要的朋友可以下载。
2019-12-21 18:57:38 537KB Verilog 夏宇闻 例题源程序
1
基于FPGA的数字温度测量系统,DS18B20单总线模式,数码管显示,蜂鸣器报警。代码附注释,原创可用。
2019-12-21 18:56:52 3.26MB 数字系统设计 温度测量系统
1
本书 的定位 是作为 EDA 技术、 FPGA 开发或 数字设 计方面 的教材 。在 编写的 过程中 ,遵 循 的是重 视基础 、面向 应用的 原则, 力图在 有限的 篇幅内 ,将 EDA 技术与 FPGA 设计 相关的 知识简 明扼要 、深 入浅 出地进 行阐述 ,并融 入作者 在教学 、科 研中 的实践 经验。
2019-12-21 18:52:31 102.28MB VERILOG HDL
1
数字系统设计与VERILOG HDL(第5版) ,2014.07 ,王金明编著 ,P400
2019-12-21 18:49:31 99.69MB VERILOG
1
讲述利用硬件描述语言(Verilog HDL)设计复杂数字系统的方法。这种方法源自20世纪90年代的美国,取得成效后迅速在其他先进工业国得到推广和普及。利用硬件描述语言建模、通过仿真和综合技术设计出极其复杂的数字系统是这种技术的最大优势。
2014-09-09 00:00:00 43.99MB 夏宇闻 verilog
1