VEEK-SOC-II实验开发系统提供了以 Intel System-on-Chip (SoC) FPGA 建立的强大的硬件设计平台，结合了最新的嵌入式双核 Cortex-A9 和业界领先的可编程逻辑，无缝接合诸如高速 DDR 内存、ADC 功能、以太网络等功能硬件，以满足终极设计的灵活性，使用者可以彻底的利用这个兼具高性能和低功率处理系统的可重构性的强大平台。
2023-12-04 22:51:24
16.55MB
1
异步时钟FIFO，配套的流程图在我主页的博客里面，配套进行理解，我的博客是“我是大马猴“https://blog.csdn.net/weiyunguan8611/article/details/89812210。欢迎各位铁汁来讨论。
2023-03-04 09:24:16
97KB
1
a) 并采用门级编程，实现4-bit无符号整数到浮点数转换；
b) 并采用RTL级编程，实现4-bit无符号整数到浮点数转换；
c) 分别对门级编程实现和RTL级编程实现的组合逻辑电路进行功能仿真；
d) 利用“实验板”对两种4-bit无符号整数到浮点数转换电路进行综合和实现，设定定点数输入和浮点数输出的人机接口，建议用4个LED灯表示输入值，操作开关或按动按钮后进行转换，用数码管显示有效位和幂指数；（任何合理的人机接口都是可以接受的）
2023-02-14 16:50:24
4.63MB
1
verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合
2022-12-21 20:30:17
1.74MB
1
本文介绍了综合在逻辑设计中的重要作用及其相关概念。针对综合过程，总结出了编写可综合模型要遵守的原则，并通过几个例子，来说明违反这些原则如何会导致验证时功能上的不一致。
2022-12-16 11:01:55
48KB
1
在fpga上实现了master spi接口，对以太网模块w5500进行读写控制。此外提供了基于IIC的MCP3002初始化和读写设计
2022-11-04 09:03:00
15KB
1
altra fpga开发示例-倒计时器：适用于飓风4 ep4ce6f17c8板子，黑晶开发平台.verilog 代码，也可以迁移至其他嵌入式开发平台，只不过引脚要重新定义
2022-05-05 11:29:35
12.6MB
1