搜索【Verilog HDL】的结果

基2，8点DIT-FFT，三级流水线verilog实现

基2，8点DIT-FFT，三级流水线verilog实现，输入采用32位输入，计算精度较高，且注释清楚，方便参考。

2023-04-29 14:08:59 6KB fft算法硬件化 fft 算法

1

千兆以太网通讯，UDP协议

基于FPGA的千兆以太网通讯，采用UDP协议，实现数据高速传输，亲测可用

2023-04-27 08:21:46 7.87MB verilog

1

verilog hdl应用程序设计实例精讲

verilog hdl应用程序设计实例精讲;

2023-04-26 22:49:09 45.79MB tag

1

高速SDRAM控制器Verilog代码，经过仿真和综合验证

166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。

2023-04-26 14:46:16 85.99MB Verilog 数字IC设计 SDRAM控制器

1

Verilog HDL IEEE Std 1364-2001

Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001

2023-04-25 16:17:44 2.87MB Verilog HDL IEEE Std

1

verilog_ecc_gen

使用verilog语言完成8位数据流的ECC生成表使用verilog语言完成16位数据流的ECC生成表

2023-04-23 20:16:36 797B FPGA ECC

1

ads803驱动

2023-04-23 14:43:20 122KB verilog

1

de2开发板vga显示verilog代码

这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言

2023-04-22 22:39:44 2KB fpga verilog vga

1

基于verilog编程实现的2048点FFT实现不使用IP核，

2023-04-22 21:30:11 65KB tcp/ip 综合资源 fpga开发 网络协议

Verilog夏宇闻数字系统设计课后题答案重点练习

北京航空航天大学出版社出版的Verilog 数字系统设计（第二版）的课后题答案重点练习课件

2023-04-22 16:17:24 417KB Verilog 数字系统设计 夏宇闻 PPT

1

个人信息

热门下载

最新下载

其他资源