Ashok B. Mehta (auth.) - SystemVerilog Assertions and Functional Coverage_ Guide to Language, Methodology and Applications-Springer International Publishing 非常好的学习验证的中文资料,尤其是assertion 。极力推荐。
2021-08-13 15:50:57 47.01MB SVA 断言验证 覆盖率 验证
1
中文版清华出版的A-Practical-Guide-for-SystemVerilog-Assertions,学习systemverilog断言的经典书籍
2021-08-13 10:26:16 3.61MB systemverilo assertion 断言 验证
1
夏宇闻SystemVerilog+验证方法学
2021-08-11 09:48:50 45.42MB System Verilog
1
32位浮点数加法器基于system verilog,可以实现串行输入的两个标准化的32位浮点数的相加并得到标准化的结果。此外该加法器能处理“特殊”数字:零、正无穷、负无穷和“非数字(NaN)”。本文件带测试代码
2021-08-07 14:06:25 3KB verilog 浮点数加法器 systemverilog
1
SystemVerilog3.1a语言参考手册.chm 中文 本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog构建于IEEE Verilog 2001委员会所作的工作之上。
2021-08-07 12:13:43 6.39MB SystemVerilog 参考手册 Verilog
1
SystemVerilog 验证方法学 清晰中文版 北航出版社 有书签 目前国内应用最广泛的验证方法VMM的唯一一本中文教材 由北航出版社出版 夏宇闻教授等翻译 相当好的一本书 学习芯片验证不可不看
2021-08-07 10:41:53 45.42MB ASIC SystemVerilog VMM 芯片开发
1
systemverilog的IEEE标准文档,学习SV的最好参考资料,下载于IEEE官网,1800-2017
2021-08-05 06:54:20 15.3MB verilog systemverilog
1
SV基础学习,讲解的个人感觉还不错,一些基础点都会点出来
2021-08-04 18:05:51 47.18MB systemverilog
1
ue10.0 SystemVerilog高亮文件,直接复制wordfile.txt
2021-08-03 17:08:13 31KB sv ue10.0
1
提供了 SystemVerilog 的语言语法和语义定义,它是一种统一的硬件设计、规范和验证语言。该标准支持在行为、寄存器传输级别 (RTL) 和门级抽象级别对硬件进行建模,并支持使用覆盖率、断言、面向对象编程和约束随机验证编写测试平台。该标准还为外国编程语言提供了应用程序编程接口 (API)。
2021-08-03 09:05:46 10.14MB 1800-2017 systemverilog 硬件设计
1