SystemVerilog3.1a语言参考手册.chm
SystemVerilog3.1a语言参考手册.chm
中文
本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog构建于IEEE Verilog 2001委员会所作的工作之上。
文件下载
评论信息
-
-
-
yinyeyy :很好的东西，一直在看2020-12-12 -
-
ft1063471 :很不错的资料，很适合初学者，谢谢！2015-06-08
-
-
dkofwar3 :资料很好，原始网址已经消失了，可惜了2014-10-16
-
-
fybnjupt :工具书，很好的资料2014-05-30
-
-
gzy1110 :东西很不错，好不容易才在这里找到2014-04-01
-
其他资源
- AutoUpdate.zip
- 双边高效率冲击电压发生器的matlab仿真
- c#抓包项目源码
- android 使用服务读取串口数据实例
- Python-Binance虚拟货币交易机器人
- 自然语言处理综述中文版
- 本地离线日记文档管理工具
- xc8_v1.41破解文件
- CAD坐标提取
- 大学计算机导论 第3章2(1).pdf
- Oracle10gRACRMAN备份异机单实例恢复
- Web实现登录注册功能.rar
- 《线性系统理论习题集》不可多得
- 飞鸽传书源码 vs2010可以直接运行
- 银行家算法 C++
- TC与catia集成之客户端安装详细操作步骤
- 一些数字逻辑的复习题目
- 基于类别不平衡手机加速度传感器数据的人体行为识别
- 图像处理
- unlocker206
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明