SystemVerilog3.1a语言参考手册.chm

SystemVerilog 参考手册 Verilog

SystemVerilog3.1a语言参考手册.chm 中文本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog构建于IEEE Verilog 2001委员会所作的工作之上。

文件下载

评论信息

yinyeyy :

很好的东西，一直在看
2020-12-12
ft1063471 :

很不错的资料，很适合初学者，谢谢！
2015-06-08
dkofwar3 :

资料很好，原始网址已经消失了，可惜了
2014-10-16
fybnjupt :

工具书，很好的资料
2014-05-30
gzy1110 :

东西很不错，好不容易才在这里找到
2014-04-01

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

SystemVerilog3.1a语言参考手册.chm

文件下载

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载