DDR SDRAM 参考设计 verilog 写的，源文件，仿真文件，模型文件等都有

JEDEC DDR3 SDRAM Unbuffered DIMM Design Specification

一个初学者学习DSP和CCS4.1的SDRAM测试程序

美光的32M16位sdram的模型及测试程序，使用Verilog编写的

DDR5 SDRAM 正式发布版本

内部包含7个pdf文档，都是中文介绍，有图有文。分别介绍了DDR、SDRAM时序、原理、规范，学习内存的好资料。

XILINX DDR4 SDRAM（MIG）笔记1(基于VU250 board)https://blog.csdn.net/linpeng_9527/article/details/105451043 XILINX DDR4 SDRAM（MIG）笔记2(基于VU9P FPGA)https://blog.csdn.net/linpeng_9527/article/details/105596704 一句话：使用以下配置，保证你的IP直接上板能work，不用仿真！！！欢迎点赞 FPGA型号：Xilinx VU250 board IP版本：V2.2 数据手册：https://www.xilinx.c

RT1060有的工程需要实现从外部QSPI FLASH中加载程序到SDRAM中运行，试了官网给出的booting_to_sdram.pdf方法，没有成功。由于是刚开始摸索nxp的RT，跟ST的H7还是有非常大的区别。经过几天的摸索终于找打了简单的方法，上传上来与大家分享。

SDRAM Controller.pdf

本文档定义了 DDR4 SDRAM 规范，包括特性、功能、交流和直流特性、封装和球/信号分配。 本标准旨在为 x4、x8 和 x16 DDR4 SDRAM 设备定义符合 JEDEC 的 2 Gb 至 16 Gb 的最低要求集。 该标准是基于 DDR3 标准 (JESD79-3) 以及 DDR 和 DDR2 标准（JESD79、JESD79-2）的某些方面创建的。