介绍了DDR SDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．II GX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析，并且对主要模块进行了功能仿真，归纳问题。
2021-10-30 19:30:13
6.02MB
1
RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash存储器可以分为很多种类，其中根据掉电数据是否丢失可以分为RAM（随机存取存储器）和ROM（只读存储器），其中RAM的访问速度比较快，但掉电后数据会丢失，而ROM掉电后数据不会丢失。
2021-10-28 10:27:40
130KB
1
本代码用verilog而不是直接在nios中用ip核来实现HY57V641620FTP-6的读写，时序完全正确，从串口输出来验证的数据完全正确。附带说明和参考资料。希望对您有帮助。
2021-10-25 11:30:19
15.02MB
1
altera官方的SDRAM控制器源代码，具有很高的实用参考价值，同时可以学习规范的IP核设计。
2021-10-19 11:25:43
2.25MB
1
Serial Presence Detect (SPD) for DDR4 SDRAM Modules
2021-10-18 17:02:27
394KB
1
204-Pin DDR3 SDRAM Unbuffered SODIMM Design Specification, Rev 1.0
2021-10-13 16:40:48
1.88MB
1
DDR SDRAM原理时序pdf,DDR SDRAM 全称为Double Data Rate SDRAM，中文名为“双倍数据流SDRAM”。DDRSDRAM 在原有的SDRAM 的基础上改进而来。也正因为如此，DDR 能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流。由于SDRAM 的结构与操作在上文已有详细阐述，所以本文只着重讲讲DDR 的原理和DDR SDRAM 相对于传统SDRAM（又称SDR SDRAM）的不同。
2021-10-11 21:23:19
2.29MB
1