viterbi维特比译码的verilog实现,硬判决输出,含实验报告
2022-05-30 16:39:15 61KB fpga开发 i维特比译码
程序采用分模块进行的原则,主控制模块可以控制整体的运行和关闭,分频器模块可获取需要的1Hz和1kHz的时钟信号,按键防抖模块消除了按键时抖动的影响,时钟主体正常运作(24小时显示),按键调时模块控制分钟的调整,数码管显示模块利用动态显示原理得到时,分的显示。 设计可实现:1:正常显示功能 2:按键调时功能 3:到点报时功能
2022-05-29 18:09:21 370KB fpga开发 文档资料 verilog 嵌入式
1
verilog开发,可以移植到ISE或者Quartusii等平台。 1.领域:FPGA,LSTM深度学习网络 2.内容:基于verilog开发的LSTM深度学习网络设计,vivado2019.2平台开发+代码操作视频 3.用处:用于LSTM编程学习 4.指向人群:本科,硕士,博士等教研使用 5.运行注意事项: 使用vivado2019.2或者更高版本测试,用软件打开FPGA工程,然后参考提供的操作录像视频跟着操作。 工程路径必须是英文,不能中文。
2022-05-29 12:05:07 80.58MB LSTM verilog 深度学习网络
高速可复用SPI总线的设计,非常详尽,内容包括SPI总线的基础知识介绍,SPI的verilog实现以及仿真验证。本文的创新点在于,将shift寄存器不区分接收与发送,并且 将shift与transmit合并,直接实现串行输入输出与并行输入数据的功能,节省了一半的硬件资源。进阶版的SPI设计参考资料,分享给大家。
2022-05-28 19:22:03 1.48MB SPI 可复用
1
VCS练习手册及源代码 VCS练习手册及源代码
2022-05-28 14:40:27 1.05MB VCS 练习手册 源代码 verilog
1
非常完整的指纹识别论文和代码[包括FPGA和嵌入式,matlab2021a源码+Verilog程序 fid=fopen('1x1.txt','r'); dd=fscanf(fid,'%x'); fclose(fid); array=dd'; for i=0:199 OriginFingerPrint(i+1,1:152)=array(i*152+1:i*152+152); end figure('name','OriginFingerPrint'); imshow(uint8(OriginFingerPrint)); %---------------灰度图像取反-------------------------- ReverseFingerPrint=255-OriginFingerPrint; figure('name','ReverseFingerPrint'); imshow(uint8(ReverseFingerPrint));
2022-05-28 10:48:50 2.75MB fpga开发 指纹识别 Verilog matlab2021a
针对传统出租车计费系统硬件电路复杂、资源扩展有限,不利于系统整体功能升级的缺点,为研究更适应现实需要的计价器设计需求,采用FPGA技术的设计方法,提出了一种更适应生活需求的车辆计费系统,其中包括系统的硬件设计、软件设计以及系统仿真测试。该计费系统应用自顶而下的设计思想,以FPGA芯片CycloneⅣ4CE115微处理器为核心,完善外围电路并进行扩展,通过Atera公司的QuartusⅡ软件,利用verilog语言编程,调用Modelsim仿真工具对系统各个模块进行综合仿真验证,重点对测试代码test-bench进行论述,最终将调试优化好的程序下载到FPGA芯片中模拟测试结果。实验结果表明:该系统完成了计程、计时、计费和译码动态扫描的功能,成本低,设计灵活,操作简单。研究认为,由于FPGA具有高密度、可编程及有强大的软件支持特点,通过修改Verilog语言,可扩展更多的计费系统功能,具有一定的实际应用价值。
2022-05-28 10:44:40 759KB FPGA Verilog 计费系统 QuartusII
1
经典verilog程序与测试仿真程序,非常适合各类选手积累经验。 从简单的加法器到各种计数器、状态机、编码器,还有交通灯控制器等实例,种类繁多,应有尽有。
2022-05-28 08:48:04 127KB verilog 硬件描述语言 FPGA
1
1、FPGA --- XILINX ; 2、DDR4 ---MT40A512M16; 3、DDR4读写测试已经验证完成,功能正常。 4、开发环境:vivado18.3;
2022-05-27 20:21:38 232.87MB XILINX FPGA verilog DDR4
在vivado2019.2平台中通过verilog实现图像的FPGA读写功能 +提供代码操作视频 运行注意事项: 使用vivado2019.2或者更高版本测试,然后参考提供的操作录像视频跟着操作。 工程路径必须是英文,不能中文。