只为小站
首页
域名查询
登录
首页
利用verilogHDL设计的基于FPGA的数字钟设计
利用verilogHDL设计的基于FPGA的数字钟设计
上传者:
yuqu1028
|
上传时间: 2022-05-29 18:09:21
|
文件大小: 370KB
|
文件类型: DOCX
fpga开发
文档资料
verilog
嵌入式
程序采用分模块进行的原则,主控制模块可以控制整体的运行和关闭,分频器模块可获取需要的1Hz和1kHz的时钟信号,按键防抖模块消除了按键时抖动的影响,时钟主体正常运作(24小时显示),按键调时模块控制分钟的调整,数码管显示模块利用动态显示原理得到时,分的显示。 设计可实现:1:正常显示功能 2:按键调时功能 3:到点报时功能
文件下载
立即下载
评论信息
其他资源
统计信号处理与应用导论习题解答
NI DAQ和LabVIEW构造PID控制系统.pdf
基于flask与数据库的图书管理系统源码
matlab 实现2fsk调制与解调
matlab实现kmeans
【ENVI】遥感影像监督分类全过程
史上最全的 net.sf.json jar包
业务流程管理与IT建设—华为
matlab 白细胞数目自动计数的图像处理代码
c#打砖块游戏源码打砖块游戏源码
中国地级以上城市经纬度数据
AIML参考手册(中文版)
Android开发2019(很好很详细)ppt
常用中文停词
SketchUp材质贴图SKM大理石.zip
unity3d开发的商业消消乐游戏,功能完整,效果完美,分享给大家整点积分
ts_tools ue4
PHPCMS V9.6.6 修改版
PostgreSQL 11.5 Documentation-epub.zip
redis离线安装文档及资源.7z
山东大学《信息安全》历年考试题.pdf
HFO, 在 Robocup 2D 足球游戏中,半场进攻.zip
android 悬浮框的设计与实现,完整的Demo
“当前”统计模型机动目标跟踪的改进算法
通过串口读取DLT-645电度表并以OPC SERVER方式为第三方工控软件提供数据
基于TCP协议的C++聊天软件源代码
mapx4.5+2009最新注册机
Ruby安装包rubyinstaller-devkit-2.5.1-1-x64
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
MATLAB车牌识别系统
代码随想录知识星球精华-大厂面试八股文第二版v1.2.pdf
python实现的学生信息管理系统—GUI界面版
android开发期末大作业.zip
2021华为芯片研发岗位笔试题
人体姿态检测
PLECS中文手册.pdf
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
锁相环simulink建模仿真.rar
EasyMedia-ui.zip
Monet智能交通场景应用
得到品控手册7.0.pdf
多智能体的编队控制程序的补充(之前上传少了一个文件)
长江流域shp.zip
最新下载
【SHP文件-2022.07】浙江省行政区划(省、市、县)+道路网+公路网
2022年最全最精简wifi密码字典(2.6G) , 亲测破解率为90%以上
PSW剪切波分析软件
网络课程中的网络构建pkt文件,配有报告说明文档
Xshell-7.0.0065p和Xftp-7.0.0063p.rar
WinXP Media Center 2005更新汇总包
FastReport VCL v6.8.2 Enterprise Installer.zip
FontSubsetGUI_2013
R4CM小米路由器4C原机Bootloader.bin+eeprom.bin文件
xshell6破解版