搜索【hdl)】的结果

《ModelSim电子系统分析及仿真（第2版）》配套CD资料.zip

本书是采用ModelSim 10.1C进行写作的，读者需要以不低于该版本的软件打开盘中文件。

2019-12-21 19:23:20 2.9MB Modelsim Verilog HDL代码 学习教程

1

verilog hdl语言简易十进制计算器

使用Verilog HDL语言开发的简易十进制计算器。输入为4*4矩阵键盘，输出为数码管，可进行一位十进制加减乘除运算。FPGA芯片为Cyclone II EP2C8C208。使用时管脚分配应根据实际硬件情况重新编订。

2019-12-21 19:23:16 1.24MB VerilogHDL FPGA 矩阵键盘 十进制计算器

1

基于VerilogHDL的SPWM全数字算法的FPGA实现

在详细阐述正弦脉宽调制算法的基础上，结合DDS 技术，以Actel FPGA 作为控制核心，通过自然采样法比较1 个三角载波和3 个相位差为1 200 的正弦波，利用Verilog HDL 语言实现死区时间可调的SPWM 全数字算法，并在Fushion StartKit 开发板上实现SPWM 全数字算法。通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。

2019-12-21 19:23:10 389KB Actel FPGA，SPWM，DDS，Verilog HDL

1

桌面弹球的Verilog HDL代码

FPGA DE2 桌面弹球的Verilog HDL代码

2019-12-21 19:23:00 18KB FPGA DE2 桌面弹球的Verilog HDL代码

1

SDRAM的IP核VerilogHDL源代码

SDRAM的IP核VerilogHDL源代码，绝对可用

2019-12-21 19:21:15 27KB SDRAM IP核 Verilog HDL

1

DDC相关的VerilogHDL源代码

DDC相关的VerilogHDL源代码，希望对大家有用

2019-12-21 19:21:14 43KB DDC Verilog HDL 源代码

1

16位乘法器VerilogHDL源代码

16位乘法器VerilogHDL源代码，适合于初学者

2019-12-21 19:21:14 7KB 16位 乘法器 Verilog HDL

1

基于Vivado的精简指令CPU设计

利用Xilinx的Vivado套件（包括VivadoHLS）设计的精简指令集CPU架构，里面包含了各个模块所需的仿真文件。下载资源的人需要先了解一下ARM指令集与ARM架构。

2019-12-21 18:58:51 978KB Vivado CPU RISC HDL

1

verilog数字密码锁

用verilog写的密码锁，在quartusII上仿真成功

2019-12-21 18:57:27 4KB verilog hdl 密码锁

1

数字电路设计实验音乐播放器verilog HDL

数字电路设计实验PROJECT 音乐播放器verilog HDL,通过验收

2019-12-21 18:56:37 699KB verilog HDL

1

个人信息

热门下载

最新下载

其他资源