基于VerilogHDL的SPWM全数字算法的FPGA实现
在详细阐述正弦脉宽调制算法的基础上， 结合DDS 技术， 以Actel FPGA 作为控制核心，
通过自然采样法比较1 个三角载波和3 个相位差为1 200 的正弦波， 利用Verilog HDL 语言实现死区
时间可调的SPWM 全数字算法，并在Fushion StartKit 开发板上实现SPWM 全数字算法。通过逻辑分析
仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
文件下载
评论信息
-
-
-
tonyliou80 :SPWM有多种生成方法，这个是最近比较常用的，与FPGA结合，讲解还是比较详细的，需要基础知识。2012-05-09 -
-
Freezing_ :spwm的生成有很多种 介绍的很详细2011-11-11
-
其他资源
- 基于ACIS的几何造型技术与系统开发
- dig脚本，实现批量dig域名
- python flask登录注册功能源码
- Visio_Pro_2013_64Bit
- HttpHelper 苏飞万能框架 V1.9.0.1 源码
- （完美全套）2016 最新海康威视android 官方SDK开发包开发文档 加小Demo（Android Studio 版）
- 电力系统故障仿真
- Python-Web-Scraping：使用python进行Web数据提取-源码
- MYSQL-5.7z
- rtl1090.beta3.rar
- sc_sql_server_2000_sp4.rar
- visual c++ vc自绘窗体的非客户区(不含标题栏和边框) 换肤
- EDK中PS2自定义IP.7z
- Android GridView扩展仿微信微博发图动态添加删除图片功能
- frp内网穿透包括服务端和客服端
- Python-人体姿势估计和跟踪的简单基线的TensorFlow实现
- NDIS的实现程序NDIS的实现程序
- 明解C语言：中级篇【试读】
- 漏洞验证脚本ssl-deacth-alert(cve-2016-8610)
- 卷积神经网络代码c++
- linux进程监控和进程守护程序
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明