多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运算的FPGA实现方法很有必要。
2023-02-23 18:06:09
183KB
1
原理图包含200W到2KW的PCB设计，包含控制芯片方案，采样电路，编码器信号处理电路等等，参考学习性极强。源代码包含DSP和FPGA的编写，采用工业级范例编写，可学习和参考性极强。
2023-02-23 14:53:10
44.89MB
1
1. 了解现代电子设计EDA技术，掌握数字电路、VHDL语言、QUARTUS II软件等相关知识，能够应用EDA软件进行任意信号发生器的设计与仿真。
2. 任意信号发生器功能：能够产生一定频率范围和一定幅度的正弦波、三角波、方波等常用信号，并可以根据要求产生满足特定要求的信号。
3. 应用QUARTUS II软件进行任意信号发生器的设计与仿真。
2023-02-23 09:52:11
10.96MB
ST S25FL040 Sefial Flash Verilog Model
2023-02-23 08:48:55
8KB
基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。
2023-02-23 08:21:38
321KB
1
摘要：激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄，幅度低，背景噪声大等特点，对其进行低速数据采集存在数据精度不高等问题。同时，A/D转换器与数字信号处理器直接连接会导致数据传输不及时，影响系统可靠性、实时性。针对激光雷达回拨信号，提出基于FPGA与DSP的高速数据采集系统，利用FPGA内部的异步FIFO和DCM实现A/D转换器与DSP的高速外部存储接口（EMIF）之间的数据传输。介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数，并对异步FIFO数据读写进行仿真，结合硬件结构详细地分析设计应注意的问题。系统采样率为30 MHz，采样精度为12位。
0 引言
2023-02-22 19:39:38
270KB
1