1）依据具体的设计原则，确定是采用Moore型状态机还是Mealy型状态机；
（2）分析设计要求，列出状态机的所有状态，并对每一个状态进行状态编码；
（3）根据状态转移关系和输出函数画出所要设计状态机的状态图；
（4）根据所画的状态图，采用硬件描述语言对状态机进行描述。
2022-01-03 18:32:19
35KB
1
按照题目要求设计一个通用寄存器组的逻辑，决定外部的端口（名称、有效电平）和内部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真。
1．16位寄存器
功能要求：同步并行置数，异步复位（清零），三态输出，片选信号，读/写控制。
2．地址译码器
功能要求：3-8译码器。
2022-01-03 15:31:39
419KB
1
VHDL实用教程_潘松_王国栋.pdf 个人收集电子书，仅用学习使用，不可用于商业用途，如有版权问题，请联系删除！
2022-01-02 01:06:25
9.56MB
1
FPGA与ARM进行EPI接口通信，实现16路步进电机控制和12路DC马达控制，还有LVDS接收和编码器输入等.
2022-01-01 21:10:58
1.16MB
1
在数字通信系统中，数字调制与解调技术占有非常重要的地位。文中介绍了FSK调制解调的基本原理，用VHDL语言实现了2FSK调制解调器的设计，整个系统设计在MAX+plusII开发平台上进行编译仿真，最后在EPM7032LC44-15目标芯片上实现。仿真结果表明此设计方案是可行的，系统具有较高的实用性和可靠性。
2021-12-30 16:09:53
83KB
1
1.设计一个可容纳3组参赛的数字式抢答器，每组设一个抢答按钮，供抢答使用。
2.抢答器具有第一信号鉴别和所存功能，使除第一抢答者外的按钮不起作用。
3.设置一个主持人“复位”按钮。
4.主持人复位后，开始抢答，第一信号鉴别所存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒，扬声器发出3秒的声响。
5.设置一个记分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分，捡到0则不允许该组再参与抢答。
6.要求进行按键防抖动设计
2021-12-30 11:42:43
267KB
1