四位全加器的VHDL与VerilogHDL实现
2021-10-22 16:19:34 60KB FPGA
1
基于VHDL的数字秒表设计,包含源代码,实验图,设计流图
2021-10-22 12:08:40 13.49MB VHDL
1
FPGA初学者
2021-10-22 09:03:46 42.6MB FPGA 电路 verilog vhdl
1
很好的学习VHDL硬件描述语言的学习资料,可以做为工程的设计源代码!
2021-10-21 22:23:26 6.33MB VHDL
1
收费标准如下: 1公里以内:3元 (起步价) 1-1.5公里:4元 1.5-2公里:5元 2-2.3公里:6元 2.3-2.7公里:7元 2.7-3公里: 8元 3~10公里: 1.4元/公里 10公里以外: 2.1元/公里(加50%返程费用) 并且每次加收0.5元燃油附加费。
2021-10-21 20:32:47 43KB VHDL 出租车计费
1
模拟中央人民广播电台报时电路 ,.1 计时器运行到59分49秒开始报时,每鸣叫1s就停叫1s,共鸣叫6响;前5响为低音,频率为750HZ,最后1响为高音,频率为1KHz; 1.2要有分秒显示
2021-10-21 17:28:29 136KB vhdl 报时电路 报时器
1
VHDL程序 EDA 七人表决器 七人表决器VHDL程序 EDA
2021-10-20 21:44:31 72KB VHDL EDA 七人表决器
1
这是一个基于VHDL语言的FPGA程序。它的功能就是实现7人表决。如果4人或者4人以上就通过。
2021-10-20 20:27:00 110KB VHDL 7人表决器
1
vhdl程序设计教程》【PDG电子书】 解压后是PDG格式电子书,需要安装“超星浏览器”才能阅读。
2021-10-20 19:51:54 16.13MB vhdl程序设计教程 VHDL 编程 硬件开发
1
一个较为适合初学者(CPLD\FPGA)的VHDL语言程序
2021-10-20 19:18:51 172KB VHDL
1