EDA抢答器VHDL设计报告

上传者: ab0021050 | 上传时间: 2021-12-30 11:42:43 | 文件大小: 267KB | 文件类型: -
1.设计一个可容纳3组参赛的数字式抢答器,每组设一个抢答按钮,供抢答使用。 2.抢答器具有第一信号鉴别和所存功能,使除第一抢答者外的按钮不起作用。 3.设置一个主持人“复位”按钮。 4.主持人复位后,开始抢答,第一信号鉴别所存电路得到信号后,有LED指示灯和数码管显示成功抢答组并保持5秒,扬声器发出3秒的声响。 5.设置一个记分电路,每组开始预置10分,由主持人记分,答对一次加1分,答错一次减1分,捡到0则不允许该组再参与抢答。 6.要求进行按键防抖动设计

文件下载

评论信息

  • u014026559 :
    垃圾,浪费我得积分,还这么贵
    2015-12-19

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明