本资源包含了计组2的实验工程源码以及实验报告,基于多周期CPU的32位模型计算机,实现是基于minisys,可使用仿真进行验证。实验报告里也包含了完整的实验过程以及验证结果,工程源码也可直接打开
1
使用Verilog语言对多周期CPU进行仿真设计,其中有实验原理、实验设计、实验代码等。
2021-07-18 02:53:43 9.04MB 多周期CPU Verilog 仿真
1
用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。 用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。
2021-07-18 02:14:19 10.85MB CPU MIPS Verilog 多周期
1
【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源
2021-07-07 12:07:01 23B
1
【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源
2021-07-06 16:57:11 106B
1
用Verilog语言设计的多周期CPU,资源里包含了源代码及多周期CPU结构图,与大家分享下。
2021-07-02 19:58:39 10.86MB CPU MIPS Verilog 多周期
1
实现了包括lb,sb addu,subu,ori,lw,sw,beq,j,lui,addi,addiu,slt,jal,jr 指令,在单周期的基础上做了优化升级,修改了一些bug,但是Pc初值赋值为00003000还没能实现
2021-07-02 17:00:49 3.14MB mips verilog modelsim
1
华中科技大学计算计组成实验 educoder中单周期MIPS和多周期微程序地址转移 logisim电路文件
1
使用verilog语言,实现add sub or sw lw beq j七条指令的多周期CPU设计代码以及相关文档、测试文件。
2021-06-22 22:45:11 531KB verilog 多周期 计组实验 CPU
1