四人抢答器、HDL、本科时期的课程设计、附有源代码等。

这是大学期间我上VerilogHDL的七段数码管倒计时效果实验报告，报告中除了包括正确测试后的程序代码，我还加入了非常详细的注释。为了让读者更好理解程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的结构图。

2015国赛 双向DCDC变化器，我们使用FPGA开发，灵活简单。这里是其控制的全代码，包括PID等。后续资料之后上传。

canny代码 matlab matlab_visionhdl MATLAB 视觉 HDL 系统要求：MATLAB 2018b、HDL Coder Toolbox、Vision HDL Toolbox 索引 MHCFRTF - MATLAB HDL Coder from Rumen to Fanche rgb2grey - 使用 Simulink 和 Vision HDL Toolbox 的算法实现简介 rgb2grey_hw - 使用 HDL Coder 工作流程的 rgb2grey 算法的硬件实现 sumiao - 使用 HDL Coder 的图像到铅笔绘画风格图片及其在 FPGA 上的验证 integerImage - 使用 Simulink + Vision HDL Toolbox + HDL Coder Toolbox 实现积分图像 canny - 使用 Simulink + Vision HDL Toolbox + HDL Coder Toolbox 的 canny 边缘检测器实现

华为 Verilog HDL代码书写规范+华为 Verilog_HDL_入门教程+华为 Verilog基本电路设计指导书

eetop.cn_Verilog HDL入门（第三版）【夏宇闻】 eetop.cn_Verilog HDL入门（第三版）【夏宇闻】

智能家居应用解决方案

介绍verilog语言，并例举大量实例，同时介绍相关的开发软件。

基于Zynq7020的Uart和PWM的Verilog HDL代码， 实测串口部分可以按照串口协议完成数据收发，PWM占空比可调。

目录 1 数字电路技术——HDL设计 3 概述 3 作业要求 3 第一题 3 第二题 4 第三题 4 第四题 4 准备工作——部分模块的驱动设计 4 引脚约束文件 4 时钟切换模块的设计 5 四位七段数码管驱动模块 7 输出引脚控制切换模块 10 任务一 —— 血型匹配 13 分析任务 13 编写任务一子模块程序 14 程序解读 16 编写顶层模块程序 17 RTL原理图检查 19 效果检查 19 任务二 —— 显示译码电路 20 分析任务 20 编写任务二子模块程序 20 编写顶层模块程序 21 RTL原理图检查 22 效果检查 22 任务三 —— 计数器 23 分析任务 23 编写任务三子模块程序 23 编写顶层模块程序 24 RTL原理图检查 25 效果检查 26 任务四 —— 状态转换 26 分析任务 26 编写任务四子模块程序 27 编写顶层模块程序 28 RTL原理图检查 29 效果检查 29 附录一 RTL原理图综合版 30 附录二 源程序 31 顶层模块 31 任务一子模块 33 任务二子模块 34 任务三子模块 34 任务四子模块 35 数码管驱动子模块 35 拨码开关暂存子模块 36 输出引脚控制切换子模块 37 时钟切换子模块 37