Verilog HDL 七段数码管倒计时效果

Verilog HDL 七段数码管倒计时

这是大学期间我上VerilogHDL的七段数码管倒计时效果实验报告，报告中除了包括正确测试后的程序代码，我还加入了非常详细的注释。为了让读者更好理解程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的结构图。

文件下载

评论信息

dmq1997 :

挺好的，对于初学者很友好
2018-10-30
weixin_37559846 :

与交通灯完全无关，就是倒计时的一个很小的设计，竟然还是文本
2017-12-10
sinat_19259775 :

这个很有帮助
2015-09-22
wodetabc :

别的网站上看到过没多大用
2015-01-04
vklh1993 :

这是别的网站copy的，不好没用多大参考价值
2014-03-20

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明