Jenkins 通过node的方式连接Docker构建jobs,jobs运行完成容器删除
2021-03-15 13:12:19 734KB jenkins docker
1
IT试题
2021-03-13 18:08:35 23KB 流水线 试题
1
本文围绕着指令执行过程中需经历的五个阶段,详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括:取指令阶段IF,指令译码阶段ID,指令执行阶段EXE,存储器读写阶段MEM,寄存器写回阶段WB。相关模块包括:程序存储器imem,控制单元controller,寄存器堆regfile,算术逻辑单元alu,数据存储器dmem。在完成了CPU的整体逻辑设计后,通过Modelsim仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。
2021-03-09 19:46:53 232KB 流水线CPU
1
蜂鸟E203二级流水线转换为五级流水线
2021-03-07 14:51:03 36.11MB 蜂鸟E203 五级流水线 verilog
1
对现有的GPU体位移流水线结构进行了深入地分析,为消除流水线速度变化,采用自适应数据划分剔除算法对体数据进行子划分,剔除除实验结果表明加速算法能有效提高流水线实际吞吐率,与原始算法分类,加速算法节省了40%〜60%的投放时间。
2021-03-03 12:16:23 917KB 体绘制;GPU;流水线;纹理
1
1、了解单周期MIPS CPU架构,为程序设计控制器。 2、了解MIPS指令流水线基本概念,和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》
1
支持RISC-V指令集,32位5级流水线,支持Flush与转发操作的CPU
2021-03-02 15:39:20 15KB verilog RISC-V Flush Forwarding
1
集成电路 流水线设计
2021-02-27 18:03:35 200KB 集成电路 流水线
1
压缩包为12bit流水线ADC的整体电路原理图,包含运算放大器,采样保持电路,子ADC电路,MDAC电路,延迟对准阵列,数字校正电路,时钟产生电路,偏置电路等,可以完成的设计一个流水线ADC。
2021-02-25 09:43:20 492KB 12bit pipeline adc
1