MIPS流水线CPU设计(武汉大学计算机学院专用)

上传者: ludric | 上传时间: 2021-03-09 19:46:53 | 文件大小: 232KB | 文件类型: RAR
本文围绕着指令执行过程中需经历的五个阶段,详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括:取指令阶段IF,指令译码阶段ID,指令执行阶段EXE,存储器读写阶段MEM,寄存器写回阶段WB。相关模块包括:程序存储器imem,控制单元controller,寄存器堆regfile,算术逻辑单元alu,数据存储器dmem。在完成了CPU的整体逻辑设计后,通过Modelsim仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。

文件下载

资源详情

[{"title":"( 172 个子文件 232KB ) MIPS流水线CPU设计(武汉大学计算机学院专用)","children":[{"title":"Maopao.v <span style='color:#111;'> 510B </span>","children":null,"spread":false},{"title":"AluBmx.v.bak <span style='color:#111;'> 834B </span>","children":null,"spread":false},{"title":"AluBranchmxdxq.v <span style='color:#111;'> 681B </span>","children":null,"spread":false},{"title":"IFID.v <span style='color:#111;'> 2.24KB </span>","children":null,"spread":false},{"title":"mips_tb.v <span style='color:#111;'> 374B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明