本文件定义了LPDDR4标准，包括特性、功能、AC和DC特性、封装和球/信号分配。该标准旨在定义符合JEDEC标准的单通道或双通道16位每通道SDRAM器件的最低要求。LPDDR4双通道器件密度范围为4Gb至32Gb，单通道密度范围为2Gb至16Gb。
2021-04-15 18:04:29
3.91MB
本文档描述了所有DDR4模块的串行状态检测（SPD）值。模块类型之间的差异封装在本文档中。 这些存在检测值是SPD标准文档中“特定功能”所引用的值。
2021-04-15 18:04:28
1.58MB
本标准是小改动的，增加了2020年10月原始出版物中未包含的附件B。NVDIMM-P设备定义为LRDIMM内存模块，它提供主机控制器对DRAM和/或其他内存设备（例如持久性内存）的访问权限。 描述了用于NVDIMM-P的事务协议，该协议可用于DDR接口，从而允许在同一通道上同时操作标准DRAM模块和NVDIMM-P模块。
2021-04-15 18:04:27
3.06MB
本规范定义了3DS DDR4 SDRAM规格，包括特性、功能、AC和DC特性、封装和球/信号分配。本规范的目的是定义符合8 Gbit至128 Gbit的x4、x8 3DS DDR4 SDRAM器件的最低要求集。本标准是基于JESD79-4 DDR4 SDRAM规范创建的。考虑了3DS DDR4 SDRAM操作变化的每个方面。
2021-04-15 18:04:27
2.33MB
本文档的预期用途是对基于DDR4的设计进行验证和调试。本文档包含协议检查，有时也被称为内存访问规则或协议违规。本文档包含一份检查清单，可在开发的验证或调试阶段用于检查对DDR4 DRAM的访问是否符合JESD79-4B。这些检查源于JESD79-4B。
2021-04-15 18:04:26
92KB
完整英文电子版JEDEC JESD82-28A：2008 Fully Buffered DIMM Design for Test,Design for Validation (DFx) - 全缓冲DIMM测试设计，验证设计(DFx)。
此 FBDIMM DFx 文件涵盖了全缓冲 DIMM 技术的测试设计、制造设计和验证设计 (DFx) 要求和实施指南。
2021-04-15 18:04:23
3.89MB
本规范定义了图形双倍数据速率5(GDDR5)同步图形随机存取存储器(SGRAM)，包括特性、功能、封装和引脚分配。本标准的目的是为JEDEC标准兼容的512 Mb至8Gb x32 GDDR5 SGRAM设备定义一套最低要求。所有提供JEDEC标准兼容器件的GDDR5 SGRAM供应商都将支持基于本标准要求的系统设计。GDDR5标准的某些方面，如交流时序和电容值没有标准化。
2021-04-15 18:04:22
2.81MB
本标准的目的是定义非易失性双列直插式存储器模块(NVDIMM)上的容量支持字节可寻址功能，本标准定义了NVDIMM上容量支持字节可寻址功能的功能集和命令。本标准定义了NVDIMM上的容量支持字节可寻址功能所实现的功能集和命令。
2021-04-15 18:04:22
2.39MB
最新完整英文电子版JEDEC JESD402-1：2020 Temperature Grade and Measurement Specifications for Components and Modules-组件和模块的温度等级和测量规范。
本标准指定了在定义温度相关规范时可以通过参考JESD402-1在其他标准，规范和数据表中使用的标准温度范围。
2021-04-15 18:04:21
584KB
RAM工艺节点晶体管在功率和DRAM容量方面的缩放比例使DRAM单元对干扰或瞬态故障更加敏感。 如果按精心操纵的顺序（例如Rowhammer）施加外部应力，则此灵敏度将变得更差。 与Rowhammer相关的论文是在JEDEC之外撰写的，但是这些论文中使用的某些假设并不能很清楚或正确地解释问题，因此业内对此知识的理解还不够准确。 该出版物定义了该问题，并建议采取以下缓解措施来解决整个DRAM行业或学术界的此类担忧。
2021-04-15 18:04:21
342KB