QUARTUS II 编译报错Error: Run Generate Functional Simulation Netlist (...) to generate functional simulation netlist for top level entity bmg_control before running the Simulator (quartus_sim)的解决方案
2021-05-12 18:49:36 13KB QUARTUS-II 编译报错 Generate Functional
1
多位数码管显示所选楼层&LED为电梯当前楼层
2021-05-12 15:22:45 588KB verilog 电梯 FPGA
1
里面有: AN 471:采用 TimeQuest 进行高性能 FPGA PLL 分析 (PDF) .pdf Quartus II TimeQuest时序分析器手册(PDF).pdf SDC 和 TimeQuest API 参考手册 (PDF) .pdf
2021-05-11 15:11:30 825KB SDC TimeQuest
1
●在16*16点阵电路上显示圆圈变小 设置四个或四个以上状态,实现圆圈变小
2021-05-11 14:03:05 1.19MB QuartusII EDA 圆圈显示
1
QUARTUS II 编译报错top level design entity “...” is undefined的解决方法,很实用
2021-05-10 19:16:29 13KB QUARTUS 编译报错 top level
1
1.进行正常的时、分计时功能,二十四小时制计时 2.由数码管显示24h、60min 3.设置时间 4.整点报时 5.闹钟功能
2021-05-09 22:55:18 4.7MB VHDL 闹钟开关 整点报时
1
Quartus II 14.1 Windows和Linux版 破解器,从Altera中国区代理--骏龙科技搞来的。
2021-05-06 15:02:00 2.58MB Quartus II 14.1 破解器
1
是NIOS II新版本的 11.0 SP1相关的教程。还不错了
2021-05-06 11:08:31 20.34MB quartus nios 11.0
1
周润景编写的书,里面涵盖verilog设计的各种实例,pdf格式,扫描版
2021-05-01 12:39:49 39.86MB verilog fpga quartus 实例
1
Quartus_II11.0简明教程 对于新手来说很好很强大。
2021-04-29 19:03:12 2.72MB Quartus_II
1