搜索【（verilog语言）】的结果

计算机组成原理——Verilog语言实现的32位并行加法器

用并行方法实现的加法器，比一般的串行方法更加高效。Verilog语言实现。

2021-05-16 00:04:13 52KB 加法器 并行

1

CRC校验，FPGA Verilog语言实现，16位

简单的CRC，16位校验，FPGA实现

2021-05-15 18:02:49 2KB FPGA Verilog

1

verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环（pll）

2021-05-14 15:16:26 198KB verilog fpga pll

1

用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar

用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar

2021-05-08 19:09:36 108KB 用Verilog语言写的CPLD和MCU通讯的SPI接口程序.rar

1

用Verilog 语言实现alu的设计.rar

用Verilog 语言实现alu的设计用Verilog 语言实现alu的设计

2021-05-06 20:10:15 666B Verilog

1

基于FPGA的I2C协议实现（内有源代码）I2C_pro.rar

通过verilog编写语言实现读写操作i2c芯片，经过验证可用，能够实现任意地址的读写数据操作，里面有modelsim仿真工程可自行测试。

2021-04-30 00:10:31 125KB FPGA 硬件 verilog语言 modelsim仿真

1

ca_cfar verilog语言,定点

ca_cfar verilog语言版本定点算法，算法参数均可以根据自己需求进行设置，已验证，适用于初级目标检测算法学习

2021-04-26 10:43:54 6KB ca_cfar verilog 定点

1

电子密码锁verilog语言程序代码.zip

程序功能：一个密码为8位二进制的电子密码锁，密码输入和密码设置均采用串行输入方式，当输入密码与预设密码一致时锁被打开，绿灯亮；当输入密码与预设密码不一致时，红灯亮报警。可以任意更改初始密码。

2021-04-21 15:58:14 507KB verilog语言程序 Quartus II

1

数子电子技术-verilog语言实现篮球24秒计时器

该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。里面为整个文件夹，解压之后可在Quartus13.0上直接运行。

2021-04-19 18:44:08 5.39MB verilog

1

verilog 语言入门教程华为内部培训资料

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。

2021-04-17 18:57:36 281KB verilog ，教程

1