1、计时功能:包括对时间和日期的计时(秒、分、时、日、月、年)。 2、校时功能:能用按键方便地设置各时间单位计数初值(秒、分、时、日、月、年),当选择了某对象后,所对应的数码管闪烁点亮,以表示要对该对象初值进行设置。 3、清零功能:能用按键将时间清为0点0分0秒,或将日期清为00年01月01,或将闹钟定时设置清为0时0分0秒。 4、定时提醒(闹钟)功能:能在设定的时间,即灯持续亮,若按住任意一个按键,便可使灯灭。 5、整点报时功能:每逢正时,LED灯会亮5秒。 6、显示功能:同时采用6个数码管扫描显示时间、闹钟定时或倒计时的值。使用一个能进显示模式切换的按键,当按动不同的次数时,分别选择显示时间、闹钟定时时以及倒计时。 7、倒计时功能(具有启动/停止计算功能和按键清零功能,最大可计到(23时59分59秒)。
2024-06-03 20:09:04 7MB Quartus 数字时钟设计
1
适合新手学习的verilog HDL资料,内容很全,讲的也很详细的
2023-04-05 13:31:41 4.62MB verilog HDL
1
基于FPGA的I2C总线模拟,采用Verilog HDL语言编写 (FPGA-based I2C bus simulation, using Verilog HDL.)
2023-01-03 17:44:58 241KB FPGA Verilog I2C
1
Verilog实例,共48个,适用于初学者!
2022-10-23 14:49:57 91KB verilog 实例
1
第十三章 编程语言接口(PLI )EDA技术与Verilog HDL语言
2022-08-24 12:43:35 499KB
1
12均匀分布随机数的Verilog HDL语言程序设计
2022-06-13 18:05:30 15KB 文档资料
定时器设计 基本要求: 最大为1小时,精度要求为0.01秒,当倒计时间为0的时候能够报警,要求能在数码管上面正确显示。   在完成基本要求的基础上,可进一步增加功能、提高性能。   计时器已有数千年历史,从远古的日晷和漏壶到现在的时钟和秒表,计时器从重量、功能、外观、精确度、应用范围发生了巨大的变化。至今为止,在中国历史上有留下记载的四代计时器分别为:日晷、沙漏、机械钟、石英钟。目前在中国市场上,大多数家庭使用的普通时钟即为石英钟。   本设计采用可编程芯片和VerilogHDL语言进行软硬件设计,不但可使硬件大为简化,而且稳定性明显提高。   由于可编程芯片的频率精度可达到50MHz,因而计时精度很高。最大为1小时,精度要求为0.01秒,当倒计时间为0的时候能够报警,要求能在数码管上面正确显示。在完成基本要求的基础上,可进一步增加功能、提高性能。   系统需要完成的主要功能是分频、校时、复位、计时、显示,将其分别实现。定时器的核心器件为EP2C35F672C6芯片,显示采用6个7段数码管,采用共阳接法。
2022-05-19 17:36:06 1.04MB VerilogHDL
1
本设计选用了目前应用较为广泛的Verilog HDL硬件描述语言,实现对路口交通灯系统的控制器的硬件电路描述。这种硬件电路描述在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译,仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。
1
采用Verilog HDL语言实现阵列乘法器和Booth编码乘法器、电子技术,开发板制作交流
1
1364-1995 - IEEE Standard Hardware Description Language Based on the Verilog(R) Hardware Description Language (Superseded) IEEE标准1364-1995,是1995年发布的Verilog HDL语言标准。目前该标准的状态是Superseded,已被IEEE 1364-2001取代。
2022-02-11 10:49:02 3.23MB IEEE Verilog 1364-1995 IEEE标准
1