基于FPGA的数字时钟设计毕业设计论文
技术指标:
1.具有正常的日时分秒技术显示功能，用七个数码管分别显示日，时，分，秒。
2.有按键校日，校时，校分，校秒。
3.利用led模拟整点报时功能。
4.起始时间为周一00.00.00。
2023-04-11 18:58:21
8.31MB
1
具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能。
2023-02-16 23:23:17
2.07MB
1
（1）具有"秒"、"分"、"时"计时的功能，小时计数器按 24 小时制计时。 （2）具有校时的功能，能够对"分"和"小时"进行调整。
（3）扩展：闹钟系统和数字万年历系统。
数字电子钟的总体框图如下，由555定时器，计数器，显示器，译码器，矫正电路组成。555定时器构成的多谐振荡器产生秒脉冲信号，送入计数器计数，通过译码器译码后，由显示器显示出“年”、“月”、“周”、“日”、“时”、“分”、“秒”。对“时”、“分”信号的每一位编码与设定闹钟的信号编码进行对比，构成闹钟系统。
2023-02-07 22:03:14
1.89MB
1
介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，体现出了“硬件设计软件化”的新趋势。
2022-12-07 10:19:35
1.38MB
1