此外，你也可以使用System Verilog来替代testbench，这样效率会更高一些。如果你是做IC验证的，就必须掌握System Verilog和验证方法学（UVM）。
2023-02-26 03:03:17
2.03MB
1
DVT_SystemVerilog_Language_User_Guide.pdf, DVT IDE用户手册
2022-05-15 11:36:47
20.61MB
1
详细讲解了 SystemVerilog 编程实现及验证，对于FPGA的开发人员学习 SystemVerilog 是本很不错的教程！
2022-04-14 08:09:50
42.31MB
1
在Vivado环境下，调用1024点FFT核，利用乘法器计算I路和Q路的平方，求和；调用cordic核开根号，计算得到信号的幅度谱。使用Systemverilog语言设计testbench。仿真验证了采样率100MHz，40M带宽的线性调频信号的频谱输出
2022-03-09 16:58:21
217.34MB
1
coverage-cookbook-complete-verification-academy
Candence Academy官方coverage文档
2021-11-04 09:30:54
2.04MB
1
Eduard Cerny, Surrendra Dudani, John Havlicek, Dmitry Korchemny (auth.) - SVA_ The Power of Assertions in SystemVerilog-Springer International Publishing (2015)
2021-10-31 13:01:47
5.89MB
1
中文版清华出版的A-Practical-Guide-for-SystemVerilog-Assertions，学习systemverilog断言的经典书籍
2021-08-13 10:26:16
3.61MB
1
最新版2017年的SystemVerilog标准，官方版本，学习ASIC FPGA验证的必须材料
2021-07-22 18:08:45
15.27MB
1
mentor官方关于uvm的手册，适合IC验证工程师学习研究和查阅
2021-07-16 11:55:39
708KB
1