搜索【(Verilog)】的结果

集成电路设计课件：2 verilog语法与硬件电路.ppt

2022-06-30 18:09:22 2.64MB 集成电路设计

集成电路设计课件：第3章 Verilog基本语法.ppt

2022-06-30 18:09:12 1.64MB 集成电路设计

verilog ADC

用verilog语言写的ADC模块。。此ADC模块程序是16位的，可以直接用在有关采样程序上

2022-06-30 16:47:03 4KB ADC

1

es9023，DA转换verilog

基于fpga的dac芯片es9023的da转换控制程序，主时钟为50Mhz,位数默认24位

2022-06-30 15:55:10 3KB verilog

1

基于AD7892SQ和CPLD的数据采集系统的设计[图]

本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

2022-06-30 13:46:02 228KB 数据采集 AD7892SQ CPLD Verilog

1

开源骚客SDRAM第一季功能仿真代码

开源骚客SDRAM第一季功能仿真代码，自己跟着视频敲得 1.代码风格比较好 2.包括串口收发、sdram初始化模块、仲裁模块、读写模块等 3.所有代码按照课程进度来写的，适合一步步了解sdram功能及各模块时序要求 4.全都完成modelsim功能仿真

2022-06-30 09:02:22 17.03MB verilog sdram fpga 数字ic

1

2022-06-29 14:00:25 1.24MB 互联网

FPGA_2020_摩斯发报机.rar

2022-06-29 11:10:27 20.24MB verilog VGA PS2

1

verilog实现的多周期MIPS数据通路

本资源提供多周期MIPS数据通路的实现代码，包括其ALU、寄存器堆、数据存储器等部件

2022-06-28 20:43:48 1.17MB MIPS verilog

1

vivado2019.2中通过verilog实现基于FPGA的低通滤波器,并提供testbench测试文件+含代码操作演示视频运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。工程路径必须是英文，不能中文。

2022-06-28 10:33:20 65.43MB fpga开发 源码软件 verilog 低通滤波器