BASYS2开发板测试例程，测试板子上的各硬件

基于Verilog HDL数字频率计的设计与实现，工程

优化后修复不可搜索的问题，文字版，矢量版，可复制，英文原版第五版最新，难得的数字系统设计的好资料，学习FPGA基础数字电路知识，强烈推荐！

以太网EMAC IP核，verilog hdl语言源码，内含所有源码和测试代码，说明文档。

这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。

使用Verilog HDL编写的串口通信的程序，在ML605上运行

查找表乘法器就是将乘积放在存储器中，将操作数作为地址访问存储器，得到的输出结果就是乘法器的运算结果。这种乘法器的运算速度就等于所使用的存储器的速度，一般用于较小规模的乘法器。

身为初学者夏宇闻的verilog教程第三本最适合初学者（是指以前从来没有接触过verilog语言），它是从宏观的角度来介绍这门课程，但又不乏具体的语法的应用。

该程序是基于FPGA verilog HDL设计的一个流水呼吸灯的设计（4个LED实现流水和呼吸的效果），适合初学者学习，博客： https://blog.csdn.net/qq_40261818/article/details/81360202

本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。 资源包中附有quartusII 的项目文件和代码,直接打开即可使用。