数字设计中经常设计到跨时钟域同步的问题，其中最为广泛采用的方法就是异步fifo实现多数据同步，文档里提供了一种实现方法。
2021-08-13 10:17:11
43KB
1
visualc++范例完全自学手册源码全集 7z格式就是压缩率高
人民邮电出版社的那本绿皮书 明日科技 刘锐宁等编著。
我只是将网上搜到的重新打包。
2021-08-12 12:21:28
33.28MB
1
本设计方案描述了为不同宽度读写数据端口的数据宽度转换，怎样基于FPGA的FIFO实现共有时钟（同步）。可以使用Xilinx的Spartan II系列FPGA实现这种FIFO。这个方法使用了片上DLL（延迟锁相环）宏、分布式存储器和简单的计数器逻辑。
2021-08-10 00:12:24
60KB
1