搜索【异步FIFO】的结果

2023-09-07 08:52:39 27KB fpga verilog

1

FPGA中的亚稳态毛刺异步FIFO

FPGA中的亚稳态毛刺异步FIFO 介绍亚稳态、毛刺以及异步FIFO

2023-04-11 17:55:30 419KB FPGA 亚稳态 毛刺 异步FIFO

1

2023-04-11 14:21:21 4.7MB

1

异步fifo，配套的流程图在我主页的博客里面

异步时钟FIFO，配套的流程图在我主页的博客里面，配套进行理解，我的博客是“我是大马猴“https://blog.csdn.net/weiyunguan8611/article/details/89812210。欢迎各位铁汁来讨论。

2023-03-04 09:24:16 97KB verilo FIFO

1

基于vivado异步fifo IP乒乓操作工程文件

异步fifo乒乓操作工程文件

2023-02-22 19:46:52 17.82MB fpga verilog 乒乓操作

1

Peter Alfke所写的文章，里面详细分析介绍了异步FIFO的设计，英语原版资料

2022-12-14 11:31:04 198KB 异步FIFO设计 verilog

1

异步fifo和同步fifo

fifo在ic设计的时候非常常用，尤其是在一些大型的设计中

2022-12-05 10:56:41 67KB fifo

1

异步fifo乒乓操作RTL设计

1、设计了一个异步模块，该模块可以自定义数据位宽与数据深度，且可以输出可读数据数与已写数据数，当然用户也可以自定义满阈值数。 2、设计了两级fifo缓存器，当然在此基础上你也可以进行扩展与沿伸。 3、注意：此设计的读时钟应该比写时钟要快，否则会丢失一部分数据。

2022-08-23 18:07:25 93KB verilog fpga

1

基于UVM的异步fifo验证框架设计

1、设计异步fifo读写控制，包括读空、写满模块设计，设计可变位宽与深度fifo存储单元。 2、基于UVM搭建验证平台，分别设计读与写agent，设计多个testcase验证设计功能。

2022-07-22 09:05:56 377KB 数字ic验证 UVM

1

博文【异步FIFO的设计和功能验证】的源码，包含异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

2022-06-13 18:46:57 9KB 异步FIFO 源码 RTL

1