很详细，清楚的说明了串行收发器_GTP_GTX的工作原理和设计注意事项

使用两个fifo，使串行的图片帧数据按三行输出。

目前xilinx官方和第三方avnet并没有提供ultra96v2 2019.2版本的BSP,本人用vivado2019.2和petalinux2019.2开发了ultra96v2的含硬件和系统的BSP，可以为vitis和其它开发提供平台，欢迎交流！

本项目是使用Xilinx的ISE开发工具建立的工程，代码规范、可移植性强，保证下载者可以实现真实效果。文件分类清晰包括ISE工程、RTL代码、Sim仿真代码、Matlab代码。该工程并不只是Sobel核心算法的验证，而是通过串口发送Matlab处理后的图像数据，经过Sobel算法后在VGA上显示效果的真实应用。

FPGA上的可扩展矩阵矩阵乘法 该存储库包括用于Xilinx FPGA的矩阵矩阵乘法（A * B = C）的纯Vivado HLS实现，使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。 在上进行的实验实现了一半，单精度和双精度的462 GFLOP / s，301 GFLOP / s和132 GFLOP / s，其中跨越三个SLR的路由是主要瓶颈，阻止了进一步扩展。 该代码不是特定于设备的，可以为Xilinx OpenCL运行时支持的任何Xilinx FPGA进行配置。 内核也已验证可在TUL KU115和Alveo U250板上执行，结果相似。 该实现使用脉动阵列方法，其中线性连接的处理元素计算对输出矩阵图块的外部乘积的不同贡献。 在 [1]中介绍了用于实现该内核的方法。 有关我们应用的优化技术的一般说明，请参阅有关的文章[2]。

TCL脚本语言被集成在了xilinx的Vivado工具中，使用该语言可以方便快速的实现很多vivado需要手动操作，甚至不能手动操作的功能，极大的加快开发和验证效率。举例来说，我曾用TCL脚本实现jtag一键式加载逻辑（先手动操作一遍，然后将tcl console显示的命令封装为脚本），也曾用TCL脚本实现一键式编译工程。所以，个人感觉是非常有用的，该官方文档里对各类TCL命令进行了详细说明。

zynq 7000系列基础开发教程，超级详细！！

xilinx ise14.7 license 2016亲测可用，适用v5、v6、k7等系列

xilinx ise 14.7 破解,找了好久才找到的，xilinx ise 14.7 版本，好像用的不是很多，所以资源不好找,至于怎么加载license,简单，百度即可.

xilinx ise 中文教程 很好用 很详细真的