本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。   分别为：   1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。   2. post-synthesis funcTIon simulaTIon-----综合后的功能仿真。   3. post-synthesis TIming simulation-----综合后带时序信息的仿真，综合后带时序信息的仿真比较接近于真实的时序。   4. post-implementation function simulation-----布线后

作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。

xilinx时序约束培训教材，大家都知道时序约束对于FPGA开发的重要性，希望这份文档对大家有所帮助。

Xilinx_Vivado_SDK_2015.4_1118_2_Win64 赛灵思 vivado 201504的下载程序，亲测可用

xilinx原语的一些资料

Kintex UltraScale KCU105 EValuation PlatForm的原理图文件，对设计xinlinx FPGA KCU040平台的电路原理图设计有很好的参考建议。

Zedboard DDS信号发生器vivado工程文件，vivado版本2018.3，可适用于任意波形的产生，作者花了几天亲自编写验证，是学习的最佳教材

Zedboard 正弦信号发生器vivado工程文件，版本vivado2016

所有IP核都可用

基于xilinx-AT7的OV7725图像采集工程设计（包括视频流采集设计、DDR缓冲控制等），附带工程源码。